25届数字IC验证秋招总结

一、个人概况

双非本9硕,2024年初开始通过白皮书蓝皮书自学验证,半年实习经验,有竞赛无专利论文,在秋招期间投递企业130余家,绝大部分投递岗位为数字验证,面试20家,收到5个offer。因为背景和相关经历并没有优势,offer全是在十月才陆续收到的。

纵观整个秋招历程,只有很少数同学能遍地开花,而与我类似的同学是更普遍的情况,因此这份总结或许能给大家带来一些启发和帮助。

二、秋招历程

前期(6-8月)主要是一些大厂开启的提前批岗位,少数企业会在五月就开启招聘。这个阶段无疑是八仙过海、神仙打架,往往是个人经历全面无死角的大佬开始频繁收到面试和意向。虽然此时收获保底的可能不大,但我还是建议尽早开始准备自己的简历并进行投递,不要畏惧成为炮灰。简历的制作也是对自己多年来所学知识的一次全面回顾,准备的越早越有可能及时发现自身项目或是专业技能上的漏洞,能有更多的时间修改简历、查缺补漏。在面试之前就可以尝试自己多包装和讲述项目,预备一些非常熟悉的"亮点"用以勾引提问,同时不要放过简历上任何一个细节。我是在七月上旬着手准备简历以及投递的,个人感觉已经稍晚了一些,建议采用海投的策略来尽可能多的获取面试经验。当然,要调研清楚有些公司的提前批投递结果会不会影响正式批(虽然在我看来提前批简历秒挂的公司正式批大概率也不会要,所以还是建议大胆海投,越早越好)。

中期(8-9月)启动校招的企业开始井喷,多的时候可能一天要投近十份简历,可以关注探索者、芯启航等等公众号的早晚推送,同时用表格及时记录当前投递和面试的情况避免遗漏。此阶段我仍然采用海投的做法,随着面试的增多,一般在经历几次之后就会形成一套熟练的项目介绍流程,也会了解面试官喜欢提问的侧重点(包括八股和项目)。此时千万要重视面试的记录和复盘,不断优化自己的表达。以我的经历来看,面试官更喜欢针对实习项目进行提问,常问问题包括uvm环境是否独立搭建、reference model怎么编写、是否有用到VIP、driver怎么写(对应的是哪个时序)、覆盖率没有收集满怎么办、测试点是如何分解的、是否有验出过bug......知己知彼以后,用提前准备过的答案来回答会愈发得心应手。

随着各学校三方的逐渐开启,秋招进入后期。在收到第一个offer之后,因为我有明确的公司选择倾向,在后续就进行更有针对性的选投,也有了更明确的薪资预期和谈判筹码。此时理想情况是同时收到多个offer一起比较,可惜今年众多企业流程推进缓慢,我的实际情况是隔一段时间才会收到一个oc,并且普遍考虑期限极短,需要在没有其他保底的情况下一两天内做出选择,非常考验判断和心态。所以我建议事先把成功入池的公司做一个意向排序,接到oc后果断签约意向度较高的公司,不必死等"梦中情司",毕竟近年行情不好,大家都向往的公司必然是抢手的香饽饽,谁又能保证拒绝了之后还能等到更中意的offer呢。

三、经验总结

【实习】

****1.有实习的机会一定要去,能达到半年以上更好。****目前的校招已经越来越偏社招化,在学历无法改变的情况下,实习能够吸引一些企业为你亮起绿灯。条件允许的情况下,越早去实习越好,有大厂优先选大厂。

****2.尽可能多的利用公司资源。****我在完成了项目之余,也经常看公司库里的其他资料:不管是芯片架构、uvm环境、设计文档、脚本,尽一切机会多学习这些资源、请教同事、了解行业动态,是一个充分发挥主观能动性拓展自己的大好机会。虽然我实习的是一家小公司,但我非常感激公司给了我这个机会,在半年时间里也经历了验证的整体flow、独立搭建过uvm环境、提升了一些验证思维。

【简历】

****1.不断更新调整、针对性投递。****首先简历内容一定要对口!很多人习惯一份简历走天下,比较好的做法是根据公司的招聘需求适当修改:比如在个人技能栏里写上各个对应公司要求的技能。数字验证的岗位要求通用性较高,一般是熟悉sv、uvm、验证流程,有些公司会专门列出cpu/gpu/soc等验证的需求,如果有相关经历的话一定要写上,会是很好的加分项。此外有CSDN、github等相关技术博客时可以作为小亮点写上。与数字ic无关的经历慎写或者不写,如果确实是比较有含金量的奖项可以简单一笔带过。

2 .****尽早投递。****有空就投,越早越好!投递晚一是可能自己遗忘,二是hc不多的岗位会更早关闭通道。即便招聘人数不少,个人认为晚投递还有的劣势是在hr看过了许多亮眼简历后,也很有可能提高进面的标准。

****3.线下投递。****一般来说前往学校的专场宣讲会现投简历更容易进面和推进进度,但今年应聘人数众多,据我追站的同学说宣讲会基本场场爆满,线下的优势并不明显。因为仍处于实习期,我只线下参与了三次,也没有得到太多积极的反馈,实际上能在现场投递如鱼得水的同学大概率本就是那些线上进展顺利的。所以我觉得大家可以适量规划自己的行程,尤其对于还在实习的同学多次往返很耗费时间精力,完全可以只去自己比较青睐的公司,其他的宣讲会让同学代投简历。

【资源】

数字IC秋招相关公众号、秋招群、牛客、脉脉、小红书、boss直聘等等主要用以获取招聘动态、了解公司。boss直聘、猎聘等招聘软件上会有一些公众号没有总结到的公司,同时秋招群、牛客这些平台也提供了向大佬们学习的机会,其他人的简历、面经对我们具有很高的参考价值。

【面试】

1.提前准备 。写好对应的word文档或是PPT,面试时对着讲非常方便,我个人更推荐使用PPT共享的方式来展示,图文并茂既能让我们的表达更有逻辑,不用担心遗忘,也方便面试官快速了解项目。同时验证岗位的面试避不开对uvm环境的描述,直接绘制出我们的验证环境框图比口头描述效率高了太多,更容易得到面试官的青睐。

****2.反复复习,对项目烂熟于心。****简历中的每个字都有可能被问到,因此不要抱有侥幸心理。面试结束后立即把问题记录下来,当场查缺补漏。我有遇到过几位非常专业的面试官,对接口的数据传输、整体DUT设计功能甚至算法如何实现进行了很细致的提问,不得不感慨他们的经验确实很丰富,提问也是一针见血。虽然这个项目是我独立完成的,但当时已经结束了实习,也没有办法再回看文档或是波形了,吃下了一个哑巴亏。这就回到了上文的建议,珍惜实习的时间,多回顾总结自己完成的项目,对电路的核心功能、verdi中的关键信号时序要给予更高的重视,比如跨时钟域的关键信号传输进来具体是延时了几拍?握手协议里的各信号时序是怎样验证的?Testplan是怎样进行划分的?都可以记在笔记本上,方便自己随时巩固。

****3.除了基础知识掌握熟练,最好能有让面试官眼前一亮的"大招"。****也就是体现自己能力突出、项目复杂度,这里可以在验证flow的多个阶段中埋下伏笔:针对一个功能多样的DUT,如何考量进行合适的测试点划分;能理解和讲述某个模块涉及到的算法原理,自己根据算法利用sv/c编写reference model组件;AHB和AXI作为常用的高性能总线协议,能写出对应的driver;覆盖率到达100%,如何证明已经覆盖了所有corner......即使很多内容并不一定亲身完成过,但可以通过学习思考转化为自己的能力。如果能在面试中适当勾引提问打完一套连招,通过应该是八九不离十了。

**4.乐观自信,放松心态。**秋招对每个应届生来说都很重要,甚至有些同学可能是第一次经历面试,一开始紧张是很正常的。但经历过几次之后就会发现内容框架其实大同小异,大部分以项目为主八股为辅,没必要过多担心,即使此次面试不如意,也是为下一次积累经验查找不足。第一次面百度提前批的时候我也很紧张,一些问题答不出来可能还觉得尴尬,后来随着面试次数的增多越来越放松,抱着一种跟面试官聊天、学习的态度,可能也有利于自身正常状态的发挥。

【公司选择】

这方面主观性很强,对平台大小、稳定度、薪资、方向、工作强度、工作地、工作氛围、周围环境等因素每个人会有不同的倾向,因此****不用过多依赖他人的意见,重要的是自己觉得合适。****而在近年行业低迷的现状下,企业的稳定程度是大多数人重点考虑的要素,可以通过企查查、新浪财经、牛客、脉脉这类软件多维度了解公司当前的运营、融资、盈利情况和人数规模,辅助自己做出判断。

四、最后感想

从投递第一份简历的一百余天后,人生中宝贵又唯一的秋招经历以一种奇幻的方式落下帷幕。秋招的过程伴随着心理的不断变化,不同时期对公司的倾向甚至可能天差地别。但归根到底,每个人都有自己的追求,不论是热爱探索精益求精或者崇尚松弛享受生活,遵从内心,落子无悔,能让自己开心的一定是最适合的答案。

说了很多数字验证方向上的经验,其实就业的选择远不止这一种。Fabless行业的不景气早已是不争的事实,公司频繁的裁员倒闭更是给应届生带来了巨大的冲击,曾经的招聘盛况恐怕今后也再难出现了。曾经被高薪吸引而来的同学可以问问自己是否真的喜欢这份工作,有没有做好难以拿到预期offer的心理建设。我对芯片和数字验证领域怀有兴趣,也在秋招期间保持着还算不错的心理状态。尽管如此,沮丧类的情绪仍然会不时占据上风,经历过的人一定能懂那种怀有期待却迟迟没有回应的失落感,面对负反馈能持续调节自身情绪稳定并不是一件易事。秋招是对知识、精力、心理的多方面长期考验,如果并没有类似的决心,把目光看向招聘人数多、待遇好或是要求相对不高的嵌入式、硬件、互联网等其他岗位,可能是更好的选择。人生的道路有千千万万条,即便一时失利也无需太多纠结,祝大家都能得偿所愿!

相关推荐
lj想拿50w7 天前
脚本学习(1)验证目录自动化生成脚本
python·脚本·ic验证
啄缘之间10 天前
17. 示例:用assert property检查FIFO空满标志冲突
学习·fpga开发·verilog·uvm·sv
啄缘之间19 天前
7. 覆盖率:covergroup/coverpoint/cross
学习·测试用例·verilog·uvm·sv
啄缘之间21 天前
4. 示例:创建带约束的随机地址生成器(范围0x1000-0xFFFF)
学习·测试用例·verilog·uvm·sv
啄缘之间25 天前
4.6 学习UVM中的“report_phase“,将其应用到具体案例分为几步?
学习·verilog·uvm·sv
lj想拿50w1 个月前
systemverilog刷题小记
systemverilog·ic验证
啄缘之间1 个月前
3.9 学习UVM中的uvm_env类分为几步?
学习·verilog·uvm·sv
啄缘之间1 个月前
3.3 学习UVM中的uvm_driver 类分为几步?
学习·测试用例·verilog·uvm
啄缘之间1 个月前
verilog练习:i2c slave 模块设计
学习·fpga开发·verilog·uvm