FPGA 以太网通信(二)

一、ARP协议

ARP(Address Resolution Protocol Protocol),即地址解析协议,是根据IP地址获取MAC地址的一种TCP/IP 协议。ARP协议分为ARP请求和ARP应答,源主机发起查询目的MAC地址的报文称为ARP请求,目的主机响应源主机并发送包含本地MAC地址的报文称为ARP应答。因为发送方不知道接收方的物理地址,所以这个查询分组会在网络层中进行广播,即ARP请求时发送的接收方物理地址为广播地址,用48'hff_ff_ff_ff_ff_ff 表示。

TCP/IP协议

TCP/IP协议实际上是一组协议,TCP、IP 、ARP 、ICMP、UDP都属于TCP/IP协议簇。

以太网MAC帧格式

以太网的标准是IEEE 802.3,它规定了以太网传输数据的帧结构。

ARP数据包格式

ARP数据包

由于以太网数据段最少为46个字节,而ARP数据包总长度为28个字节,因此在ARP数据段后面需要填充18个字节的数据,以满足以太网传输格式的要求。这个填充的过程称为Padding(填充),填充的数据可以为任意值,但一般为0 。

二、RGMII接口

FPGA和以太网PHY芯片之间常见的接口有 GMII 和 RGMII ,GMII数据接口为8位,时钟上升沿传输;RGMII数据接口为4位,时钟上升沿和下降沿都可以传输。

RGMII时序

RGMII的时钟和数据信号之间增加90°相移可以更加准确地对数据信号进行采样!

未延时的RGMII时序
延时后的RGMII时序

三、IDDR 与 ODDR 原语

FPGA使用IDDR原语将双边沿数据(DDR)转换成单边沿数据(SDR),IDDR有三种输出模式,一般选择 SAME_EDGE_PIPELINED_PIPELINED 模式。

FPGA使用ODDR原语将单边沿数据(SDR)转换成双边沿数据(DDR),ODDR有三种输出模式,一般选择 SAME_EDGE 模式。

IDDR原语结构:

IDDR - SAME_EDGE_PIPELINED_PIPELINED 模式:

ODDR原语结构:

ODDR - SAME_EDGE 模式:

Vivado 模板:

四、FPGA实现

1. rgmii_rx 模块

BUFG:全局缓冲,给FPGA内部提供时钟。

BUGIO:IO 时钟网络,给IO数据采样提供时钟,但不能给FPGA内部提供时钟。

IDELAY2:调节信号时延。

IDELAYCTRL:IDELAYCTRL和IDELAYE2 一般同时使用,IDELAYCTRL 对IDELAYE2 延时进行校准。

2. rgmii_tx 模块

3. ARP模块

ARP模块由ARP接收模块(arp_rx)、ARP发送模块(arp_tx)和CRC校验模块(crc32_d8)组成。

ARP接收模块可以通过状态机来解析以太网帧

ARP发送模块可以通过状态机来组建以太网帧

只需先将通信帧划分成若干状态,然后在每个状态下使用计数器输入/输出对应的bit即可。

4. CRC校验模块

CRC校验使用的是CRC32,通过生成多项式来定义。

CRC校验

相关推荐
南檐巷上学20 小时前
Vivado调用FFT IP核进行数据频谱分析
fpga开发·fpga·vivado·fft·快速傅里叶变化
奋斗的牛马1 天前
FPGA—ZYNQ学习Helloward(二)
单片机·嵌入式硬件·学习·fpga开发
FPGA_小田老师1 天前
FPGA调试利器:JTAG to AXI Master IP核详解与实战演练
fpga开发·jtag测试·jtag2axi ip·ddr3自动化
FPGA_小田老师2 天前
FPGA开发入门:深入理解计数器——数字逻辑的时序基石
fpga开发·verilog·状态机·计数器·计数器设计
碎碎思2 天前
用 FPGA 实现 PCIe 传输,开源核 LitePCIe 深度解读
fpga开发
9527华安2 天前
FPGA纯verilog实现JESD204B协议,基于AD9625数据接收,提供2套工程源码和技术支持
fpga开发·jesd204b·ad9625
Shang180989357262 天前
MS2107高性能USB 2.0视频信号和音频采集,支持NTSC/PAL制式,适用于低成本视频采集设备
嵌入式硬件·fpga开发·音视频·硬件工程·信息与通信·dsp开发
学工科的皮皮志^_^2 天前
网口学习理解
经验分享·笔记·嵌入式硬件·学习·fpga开发·以太网
博览鸿蒙2 天前
FPGA高频面试问题整理—附答案
fpga开发
cmc10282 天前
134.FPGA常见管脚与时钟的约束方法
fpga开发