公司级项目-AD9914扫频源(三)评估板与上位机的初步调试

硬件平台搭建1-评估板与上位机

第一阶段,先使用评估板配套的上位机软件进行控制,学习一下各种功能的实现方式和寄存器配置方式。

硬件连接

需要的设备仪器包括:多路直流稳压电源、信号发生器、示波器、电脑。

按照图中的方式进行连接:

  • 直流稳压电源提供3.3V和1.8V,电流均设置为1A
  • 信号发生器提供系统时钟,设置为24MHz,3Vpp
  • 示波器查看DAC输出的信号和SYNC_CLK信号
  • 电脑通过USB连接评估板,进行配置操作
    上位机界面
    打开上位机软件,连接评估板后,点击复位

打开PLL使能功能,输入时钟频率及倍频系数

此时的状态,就是一种使用PLL功能的初始状态,再进行FPGA控制时,也需要确保读回的所有寄存器的值与初始状态的值相同。

单频功能

使用Profile功能实现。

扫频功能

下一步就搭建FPGA与评估板的平台。

相关推荐
3有青年14 小时前
Altera FPGA操作系统支持的情况分析
fpga开发
国科安芯15 小时前
卫星通讯导航FPGA供电单元DCDC芯片ASP4644S2B可靠性分析
单片机·嵌入式硬件·fpga开发·架构·安全性测试
stars-he19 小时前
FPGA学习笔记-图书馆存包柜,乒乓球游戏电路设计
笔记·学习·fpga开发
从此不归路19 小时前
FPGA 结构与 CAD 设计(第3章)下
ide·fpga开发
YprgDay20 小时前
Vivado单独综合某一模块查看资源消耗
fpga开发·vivado
Joshua-a21 小时前
高云FPGA在线调试/逻辑分析仪简要使用流程
嵌入式硬件·fpga开发·高云
博览鸿蒙2 天前
FPGA 工程中常见的基础硬件问题
fpga开发
GateWorld2 天前
FPGA 实现无毛刺时钟切换
fpga开发·实战·无毛刺时钟
Seraphina_Lily2 天前
从接口选型到体系结构认知——谈 CPU–FPGA–DSP 异构处理系统与同构冗余设计
fpga开发
Seraphina_Lily2 天前
CPU–FPGA–DSP 异构系统中的总线接口选型——为什么 CPU 用 eLBC,而 DSP 用 XINTF?
fpga开发