公司级项目-AD9914扫频源(三)评估板与上位机的初步调试

硬件平台搭建1-评估板与上位机

第一阶段,先使用评估板配套的上位机软件进行控制,学习一下各种功能的实现方式和寄存器配置方式。

硬件连接

需要的设备仪器包括:多路直流稳压电源、信号发生器、示波器、电脑。

按照图中的方式进行连接:

  • 直流稳压电源提供3.3V和1.8V,电流均设置为1A
  • 信号发生器提供系统时钟,设置为24MHz,3Vpp
  • 示波器查看DAC输出的信号和SYNC_CLK信号
  • 电脑通过USB连接评估板,进行配置操作
    上位机界面
    打开上位机软件,连接评估板后,点击复位

打开PLL使能功能,输入时钟频率及倍频系数

此时的状态,就是一种使用PLL功能的初始状态,再进行FPGA控制时,也需要确保读回的所有寄存器的值与初始状态的值相同。

单频功能

使用Profile功能实现。

扫频功能

下一步就搭建FPGA与评估板的平台。

相关推荐
坏孩子的诺亚方舟6 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐6 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐6 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH7 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡7 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安7 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐8 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯8 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客8 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA8 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发