第4篇:Linux程序访问控制FPGA端LEDR<二>

**Q:**DE1-SoC_Computer系统的ARM A9处理器和FPGA端I/O怎样进行数据传输?

**A:**DE1-SoC_Computer系统包含了连接FPGA端I/O外设的并行端口,例如LEDR并行端口,该端口通过Lightweight HPS-to-FPGA桥接器映射到地址始于0xFF200000的ARM内存映区域。并行I/O端口以不同的偏移量映射到桥接器的地址空间,任何端口的物理地址是0xFF20000+偏移量。LEDR端口的偏移量为0,物理地址就是0xFF20000+0x0=0xFF200000。LEDR并行端口寄存器接口只有data寄存器,对该寄存器进行读写即可控制LEDR的状态(亮与熄灭)、读取LEDR状态。

可以参考intelFPGA\18.1\University_Program\Computer_Systems\DE1-SoC\DE1-SoC_Computer\doc_ARM里的DE1-SoC_Computer_ARM文档的2.9 Parallel Ports了解更多FPGA I/O外设端口;\DE1-SoC_Computer\software里的address_map_arm.h头文件列出了DE1-SoC Computer系统的内存和FPGA I/O外设的地址。

相关推荐
千宇宙航2 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第二十七课——图像腐蚀的FPGA实现
图像处理·计算机视觉·fpga开发·图像腐蚀
小白到大佬11 小时前
High Speed SelectIO Wizard ip使用记录
fpga开发·lvds·高速接口
嵌入式-老费12 小时前
再谈fpga开发(fpga开发的几个特点)
fpga开发
范纹杉想快点毕业1 天前
基于C语言的Zynq SOC FPGA嵌入式裸机设计和开发教程
c语言·开发语言·数据库·嵌入式硬件·qt·fpga开发·嵌入式实时数据库
YONYON-R&D1 天前
LAYOUT 什么时候需要等长布线?
嵌入式硬件·fpga开发
我不是程序猿儿1 天前
【Servo】裸机还是RTOS驱动架构如何选?
驱动开发·fpga开发·架构·伺服驱动器·伺服
乌恩大侠1 天前
USRP X440
fpga开发
minglie11 天前
PetaLinux 使用技巧与缓存配置
fpga开发
青春猪头ic少年梦不到兔女郎师姐2 天前
软硬件协同仿真和验证的标准接口协议SCE-MI简介
fpga开发·uvm验证·软硬件协同仿真验证
集芯微电科技有限公司2 天前
12V/500mA低IQ高PSRR快速瞬态线性稳压器/LDO
c语言·数据结构·单片机·嵌入式硬件·fpga开发