1、提高设计的鲁棒性
导致设计出现问题的隐患有很多，其中主要是 非法输入 和 环境干扰。
2、处理方法之输入预处理
3、处理方法之RAM替换FIFO
一般来说 ， RAM 比 FIFO 具有更好的鲁棒性。
4、处理方法之状态机超时跳转
状态机的鲁棒性就代表FPGA的鲁棒性。
5、处理方法之三模冗余
记得要约束 keep_hierarchy 防止被优化
6、处理方法之全局复位
7、处理方法之静态重构
指对FPGA从新配置
8、处理方法之动态重构
对部分FPGA电路重构
相关推荐
可编程芯片开发3 小时前
基于FPGA的白噪声信号发生器verilog实现,包含testbench和开发板硬件测试风释雪FPGA7 小时前
[XILINX]ZYNQ7010_7020_软件LVDS设计XINVRY-FPGA13 小时前
XCVU47P-2FSVH2892E Xilinx Virtex UltraScale+ FPGA AMD黄小鹿1 天前
高云GW5AT-LV60 FPGA图像处理板orange....1 天前
VIVADO ZYNQ 7045 bit压缩千宇宙航1 天前
闲庭信步使用SV进行图像处理系列教程介绍从今天开始学习Verilog1 天前
新人FPGA学习记录之图像处理芝士不会写代码2 天前
【FPGA学习】DE2-115实现LED流水灯FPGA_ADDA2 天前
宽带中频10.4G采集卡ehiway2 天前
中科亿海微SoM模组——FPGA+DSP核心板