1、提高设计的鲁棒性
导致设计出现问题的隐患有很多，其中主要是 非法输入 和 环境干扰。
2、处理方法之输入预处理
3、处理方法之RAM替换FIFO
一般来说 ， RAM 比 FIFO 具有更好的鲁棒性。
4、处理方法之状态机超时跳转
状态机的鲁棒性就代表FPGA的鲁棒性。
5、处理方法之三模冗余
记得要约束 keep_hierarchy 防止被优化
6、处理方法之全局复位
7、处理方法之静态重构
指对FPGA从新配置
8、处理方法之动态重构
对部分FPGA电路重构
相关推荐
骁的小小站6 小时前
Verilator 和 GTKwave联合仿真知识充实人生6 小时前
时序收敛方法一：控制集优化FPGA_ADDA12 小时前
小尺寸13*13cmRFSOC47DR数模混合信号处理卡南檐巷上学1 天前
Vivado调用FFT IP核进行数据频谱分析奋斗的牛马1 天前
FPGA—ZYNQ学习Helloward（二）FPGA_小田老师2 天前
FPGA调试利器：JTAG to AXI Master IP核详解与实战演练FPGA_小田老师2 天前
FPGA开发入门：深入理解计数器——数字逻辑的时序基石碎碎思2 天前
用 FPGA 实现 PCIe 传输，开源核 LitePCIe 深度解读9527华安2 天前
FPGA纯verilog实现JESD204B协议，基于AD9625数据接收，提供2套工程源码和技术支持Shang180989357262 天前
MS2107高性能USB 2.0视频信号和音频采集,支持NTSC/PAL制式，适用于低成本视频采集设备