1、提高设计的鲁棒性
导致设计出现问题的隐患有很多，其中主要是 非法输入 和 环境干扰。
2、处理方法之输入预处理
3、处理方法之RAM替换FIFO
一般来说 ， RAM 比 FIFO 具有更好的鲁棒性。
4、处理方法之状态机超时跳转
状态机的鲁棒性就代表FPGA的鲁棒性。
5、处理方法之三模冗余
记得要约束 keep_hierarchy 防止被优化
6、处理方法之全局复位
7、处理方法之静态重构
指对FPGA从新配置
8、处理方法之动态重构
对部分FPGA电路重构
相关推荐
巧~·1 小时前
静态时序分析与约束FPGA_ADDA3 小时前
基于 ZU49DR FPGA 的无线电射频数据采样转换开发平台核心板GateWorld3 小时前
深入浅出IIC协议 - 从总线原理到FPGA实战开发 -- 第五篇：多主仲裁与错误恢复hexiaoyan8275 小时前
板卡设计资料：基于fpga的10G以太网AD、Camera数据传输适配器FPGA_ADDA6 小时前
基于 AMDXCVU13P FPGA 的 4 路 100G 光纤 PCIe 低时延高性能计算加速卡北城笑笑10 小时前
FPGA 42 ，时序约束深度解析与实战应用指南（ FPGA 时序约束 ）博览鸿蒙13 小时前
曾经在知乎上看到一个回答：“入职做FPGA，后续是否还可以转数字IC设计？”aloneboyooo15 小时前
Modelsim的入门使用和Verilog编写9527华安1 天前
紫光同创FPGA实现AD9238数据采集转UDP网络传输，分享PDS工程源码和技术支持和QT上位机FPGA_ADDA1 天前
基于RFSOC49DR-16收16发 PCIE4.0 X8 射频采集卡