1、提高设计的鲁棒性
导致设计出现问题的隐患有很多，其中主要是 非法输入 和 环境干扰。
2、处理方法之输入预处理
3、处理方法之RAM替换FIFO
一般来说 ， RAM 比 FIFO 具有更好的鲁棒性。
4、处理方法之状态机超时跳转
状态机的鲁棒性就代表FPGA的鲁棒性。
5、处理方法之三模冗余
记得要约束 keep_hierarchy 防止被优化
6、处理方法之全局复位
7、处理方法之静态重构
指对FPGA从新配置
8、处理方法之动态重构
对部分FPGA电路重构
相关推荐
Riwuarua6 小时前
从近似0基础开始FPGA开发 -- part.14 JESD204协议、IP核与嵌入式初始化第二层皮-合肥20 小时前
Vivado 自动生成的 AXI‑Lite 从机 IP 的操作步骤blue_ice .1 天前
Verilog DDS 数字信号发生器：DAC 输出模拟波形与 ADC 回采观测薛定谔的bug~1 天前
【vivado】10G ibert 工程博览鸿蒙1 天前
新手怎么挑一块靠谱的FPGA开发板？威嵌神州1 天前
VxWorks6.9 BSP 适配：飞腾 D2000/FT2000/4 平台、驱动开发FPGA小迷弟2 天前
【无标题】szxinmai主板定制专家2 天前
【工控实战】RK3568/RK3588 8路隔离CAN/CANFD完整解决方案｜多路总线并行通信、车载/工控量产落地郝旭帅电子设计团队2 天前
Xilinx FPGA的BANK标号命令规则威嵌神州2 天前
天脉 3 开发环境与 BSP 适配：IDE license、驱动开发、飞腾平台