01硬件原理图

一、硬件设计关键信息

原理图概要:

  1. 核心板:上电时序控制,DDR3,Flash。

  2. 底板:以太网,USB,IO,AD9361,射频链路等。

设计Xlinx的原理图和PCB设计需要的文档:

1、Packaging and Pinout

封装和引脚

2、PCB Design Guide

PCB设计

3、DC and AC Switching Character

直流和交流特电气特性

4、Overview

硬件信息和资源

Xlink的芯片命名规则

XC7K325T-2FFG900C

  • XC → FPGA,标准产品系列

  • 7K → 7 系列,Kintex 系列

  • 325 → 中等容量,约 325K 逻辑单元

  • T → 带高速串行收发器(GTX)

  • -2 → 中速等级

  • FFG900 → BGA 封装,900 引脚

  • C → 商用温度范围(0°C ~ 85°C)

Xlinx的IO功能命名规则:

IO_LXXY_#/IO_XX#:

IO表示用户IO引脚

L表示差分对

XX表示特定Bank的名字,Y代表P或者N,#代表所属的BANK;

多功能引脚MRCC,SRCC

FPGA的BNAK是什么?

1、一组物理位置和特性相近的IO的总称

2、同一BANK的电压基准是一致的

3、提高复杂系统的兼容性和灵活性

FPGA的电源

FPGA的不同的BANK有着不同的电源基准,对于PS端也有对应的电源。

FPGA的上电时序:

PS上电顺序: V ccpint,Vccpaux,Vccpll ,然后 PS VCCO VCC_MIO0,VCC_MIO1

PL上电顺序: Vccint,Vccbram,Vccaux,Vccaux

PL和 PS 属于单独的供电系统,因此上电先后顺序不受影响。

对于引脚,Xlinx有对应的文件可供下载。

Package Files

检查原理图设计问题。

相关推荐
KOAN凯擎小妹12 小时前
晶振信号质量:上升下降时间与占空比
单片机·嵌入式硬件·fpga开发·信息与通信
cmc102812 小时前
148.PCIE参考时钟无法绑定
fpga开发
我爱C编程16 小时前
【硬件片内测试】基于FPGA的完整BPSK链路测试,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·定时·bpsk·帧同步·卷积编码·维特比译码·频偏估计
FPGA_小田老师16 小时前
FPGA基础知识(十一):时序约束参数确定--从迷茫到精通
fpga开发·时序约束·建立时间·保持时间·约束参数计算
FPGA_小田老师16 小时前
FPGA基础知识(十二):详解跨时钟域约束
fpga开发·时序约束·跨时钟域·约束完整性
第二层皮-合肥1 天前
基于FPGA的雷达信号处理设计工具包分享
fpga开发·信号处理
美好的事情总会发生1 天前
FPGA的LVDS接口电压
嵌入式硬件·fpga开发·硬件工程·智能硬件
卡奥斯开源社区官方2 天前
量子计算“平价革命”深度解析:AMD破局FPGA方案+中国千比特云服务,技术拐点已至?
fpga开发·量子计算
贝塔实验室2 天前
译码器的结构
驱动开发·算法·网络安全·fpga开发·硬件工程·信息与通信·信号处理
bnsarocket2 天前
Verilog和FPGA的自学笔记9——呼吸灯
笔记·fpga开发·verilog·自学·硬件编程