01硬件原理图

一、硬件设计关键信息

原理图概要:

  1. 核心板:上电时序控制,DDR3,Flash。

  2. 底板:以太网,USB,IO,AD9361,射频链路等。

设计Xlinx的原理图和PCB设计需要的文档:

1、Packaging and Pinout

封装和引脚

2、PCB Design Guide

PCB设计

3、DC and AC Switching Character

直流和交流特电气特性

4、Overview

硬件信息和资源

Xlink的芯片命名规则

XC7K325T-2FFG900C

  • XC → FPGA,标准产品系列

  • 7K → 7 系列,Kintex 系列

  • 325 → 中等容量,约 325K 逻辑单元

  • T → 带高速串行收发器(GTX)

  • -2 → 中速等级

  • FFG900 → BGA 封装,900 引脚

  • C → 商用温度范围(0°C ~ 85°C)

Xlinx的IO功能命名规则:

IO_LXXY_#/IO_XX#:

IO表示用户IO引脚

L表示差分对

XX表示特定Bank的名字,Y代表P或者N,#代表所属的BANK;

多功能引脚MRCC,SRCC

FPGA的BNAK是什么?

1、一组物理位置和特性相近的IO的总称

2、同一BANK的电压基准是一致的

3、提高复杂系统的兼容性和灵活性

FPGA的电源

FPGA的不同的BANK有着不同的电源基准,对于PS端也有对应的电源。

FPGA的上电时序:

PS上电顺序: V ccpint,Vccpaux,Vccpll ,然后 PS VCCO VCC_MIO0,VCC_MIO1

PL上电顺序: Vccint,Vccbram,Vccaux,Vccaux

PL和 PS 属于单独的供电系统,因此上电先后顺序不受影响。

对于引脚,Xlinx有对应的文件可供下载。

Package Files

检查原理图设计问题。

相关推荐
9527华安11 小时前
FPGA实现Aurora 64B66B数据回环传输,基于GTY高速收发器,提供4套工程源码和技术支持
fpga开发·aurora·高速收发器·gty·64b66b
嵌入式-老费13 小时前
Zynq开发实践(FPGA之verilog仿真)
fpga开发
希言自然也2 天前
FPGA 时序分析(一)
fpga开发
I'm a winner2 天前
基于FPGA的情绪感知系统设计方案:心理健康监测应用(一)
fpga开发·前沿研究
嵌入式-老费3 天前
Zynq开发实践(Verilog、仿真、FPGA和芯片设计)
fpga开发
hahaha60163 天前
pcie实现虚拟串口
stm32·单片机·fpga开发
9527华安3 天前
FPGA高端项目:图像采集+Aurora 8B10B+UDP图传架构,基于GTH高速收发器的光口转网口,提供工程源码和技术支持
fpga开发·架构·udp·aurora·gth·高速收发器·aurora 8b10b
徐晓康的博客3 天前
Verilog功能模块--SPI主机和从机(03)--SPI从机设计思路与代码解析
fpga开发·verilog·主机·spi·从机
listhi5204 天前
FPGA设计中的信号完整性量化与优化:探索高速数字系统的关键路径
fpga开发
hahaha60164 天前
xilinx的oddr原语是否可以直接使用verilog实现?
fpga开发