飞腾D2000与FPGA结合的主板

UD VPX-404是基于高速模拟/数字采集回放、FPGA信号实时处理、CPU主控、高速SSD实时存储架构开发的一款高度集成的信号处理组合模块,采用6U VPX架构,模块装上外壳即为独立整机,方便用户二次开发。

UD VPX-404模块的国产率可达到100%,这一组合模块可完成高速ADC/光纤信号的实时采集、实时处理、实时存储、DAC/光纤实时回放,用户也可对FPGA进行二次开发、也可调用上位机API库完成界面的开发。

模块采用飞腾的CPU、复旦微的FPGA和SSD盘,实时存储的读写带宽为4.8GB/s,存储容量支持8TB/16TB/32TB/64TB配置(国产版本最大容量为32TB),并且内部采用标准文件管理方式,可通过千兆/万兆网口提供FTP或网盘访问功能。

搭建存储平台,只需要1张主控板+1张存储板即可。主控板的原理框图如下:

操作系统支持麒麟V10和 ubantu18.04。

主控板 也可以作为690T的VPX信号处理板用。

相关推荐
bnsarocket2 小时前
Verilog和FPGA的自学笔记8——按键消抖与模块化设计
笔记·fpga开发·verilog·自学·硬件编程
奋斗的牛马5 小时前
FPGA—ZYNQ学习GPIO-EMIO,MIO,AXIGPIO(五)
单片机·嵌入式硬件·学习·fpga开发·信息与通信
FPGA_ADDA7 小时前
基于VU13P的6U VPX 载板
fpga开发·信号处理·xcvu13p
KOAN凯擎小妹1 天前
晶振信号质量:上升下降时间与占空比
单片机·嵌入式硬件·fpga开发·信息与通信
cmc10281 天前
148.PCIE参考时钟无法绑定
fpga开发
我爱C编程1 天前
【硬件片内测试】基于FPGA的完整BPSK链路测试,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·定时·bpsk·帧同步·卷积编码·维特比译码·频偏估计
FPGA_小田老师1 天前
FPGA基础知识(十一):时序约束参数确定--从迷茫到精通
fpga开发·时序约束·建立时间·保持时间·约束参数计算
FPGA_小田老师1 天前
FPGA基础知识(十二):详解跨时钟域约束
fpga开发·时序约束·跨时钟域·约束完整性
第二层皮-合肥2 天前
基于FPGA的雷达信号处理设计工具包分享
fpga开发·信号处理
美好的事情总会发生2 天前
FPGA的LVDS接口电压
嵌入式硬件·fpga开发·硬件工程·智能硬件