FPGA静态功耗
一、描述
FPGA的静态功耗指的是在不进行任何切换或者逻辑操作的时候消耗的功率。也就是说，FPGA
没有允许任何逻辑电路，只要上电，它仍然会消耗一定的功率。这个就是所谓的静态功耗。
二、静态功耗
1.漏电流
CMOS工艺下的晶体管在关闭状态也会有很小的电流通过。
随着工艺变小，28nm,16nm,7nm，漏电流占总功耗的比例上升，这里是比例上升哈，不是功耗数量本身。
2.偏置电路功耗
FPGA内部的很多电路始终保持活动的比如始终缓冲这部分，还有电源偏置。
3.配置电路的功耗
FPGA的配置存储器保持配置的时候会消耗一定的功率
4.电压的调节和参考电路的消耗
PLL锁相环，参考电压生成模块，这个在上电后就会消耗电能。
三、影响静态功耗的因素
1.工艺节点
工艺节点（Process Node）对漏电流大小有显著影响。随着工艺节点的不断缩小（例如从90nm → 65nm → 40nm → 28nm → 7nm），漏电流（Leakage Current）逐渐成为芯片静态功耗的主要来源。
工艺节点缩小，晶体管虽然尺寸变小，性能上升，但是单位面试的漏电流变得更大。工艺节点缩小，MOS管的栅极氧化层变得非常薄，这个会硬气隧穿效应，电子可以穿透氧化层，从而形成栅漏电流。
工艺节点缩小，这个使得阈值电压也降低了。
工艺节点变小，晶体管对电场控制力变弱，电子可能穿过栅极控制区，形成漏电流。
2.温度的影响
温度升高会增加漏电流的升高，静态功耗随之上升
3.电压越高，静态功耗越大
4.FPGA器件
不同的厂家的器件，功耗不一样
四、如何降低FPGA静态功耗
1.选择低功耗系列的FPGA芯片
2.降低工作电压，使用比较低的核心电压
3.优化封装和散热
4.关掉不使用区域的供电
5.省电模式或者睡眠模式
五、电压对静态功耗的影响
核心电压越高，静态功耗越大。特便是漏电流随着电压的增加会指数增长。
六、温度对静态功耗的影响