FPGA静态功耗

FPGA静态功耗

一、描述

FPGA的静态功耗指的是在不进行任何切换或者逻辑操作的时候消耗的功率。也就是说,FPGA

没有允许任何逻辑电路,只要上电,它仍然会消耗一定的功率。这个就是所谓的静态功耗。

二、静态功耗

1.漏电流

CMOS工艺下的晶体管在关闭状态也会有很小的电流通过。

随着工艺变小,28nm,16nm,7nm,漏电流占总功耗的比例上升,这里是比例上升哈,不是功耗数量本身。

2.偏置电路功耗

FPGA内部的很多电路始终保持活动的比如始终缓冲这部分,还有电源偏置。

3.配置电路的功耗

FPGA的配置存储器保持配置的时候会消耗一定的功率

4.电压的调节和参考电路的消耗

PLL锁相环,参考电压生成模块,这个在上电后就会消耗电能。

三、影响静态功耗的因素

1.工艺节点

工艺节点(Process Node)对漏电流大小有显著影响。随着工艺节点的不断缩小(例如从90nm → 65nm → 40nm → 28nm → 7nm),漏电流(Leakage Current)逐渐成为芯片静态功耗的主要来源。

工艺节点缩小,晶体管虽然尺寸变小,性能上升,但是单位面试的漏电流变得更大。工艺节点缩小,MOS管的栅极氧化层变得非常薄,这个会硬气隧穿效应,电子可以穿透氧化层,从而形成栅漏电流。

工艺节点缩小,这个使得阈值电压也降低了。

工艺节点变小,晶体管对电场控制力变弱,电子可能穿过栅极控制区,形成漏电流。

2.温度的影响

温度升高会增加漏电流的升高,静态功耗随之上升

3.电压越高,静态功耗越大

4.FPGA器件

不同的厂家的器件,功耗不一样

四、如何降低FPGA静态功耗

1.选择低功耗系列的FPGA芯片

2.降低工作电压,使用比较低的核心电压

3.优化封装和散热

4.关掉不使用区域的供电

5.省电模式或者睡眠模式

五、电压对静态功耗的影响

核心电压越高,静态功耗越大。特便是漏电流随着电压的增加会指数增长。

六、温度对静态功耗的影响

相关推荐
第二层皮-合肥5 小时前
高速采集卡FPGA设计方案及代码
fpga开发
Runner.DUT7 小时前
详解赛灵思SRIO IP并提供一种FIFO封装SRIO的收发控制器仿真验证
fpga开发
嵌入式-老费8 小时前
再谈fpga开发(fpga调试方法)
fpga开发
XINVRY-FPGA12 小时前
XCZU4EV-1FBVB900E Xilinx FPGA AMD Zynq UltraScale+ MPSoC EV(Embedded Vision)
arm开发·嵌入式硬件·计算机视觉·fpga开发·硬件架构·硬件工程·fpga
从今天开始学习Verilog12 小时前
FFT算法实现之fft IP核
算法·fpga开发
Turing_kun20 小时前
基于FPGA的SPI控制FLASH读写
fpga开发
hahaha60161 天前
差模干扰 & 共模干扰
fpga开发
璞致电子1 天前
【PZ-KU060-KFB】——Kintex UltraScale 纯 FPGA 开发平台,释放高速并行计算潜能,高性价比的 FPGA 解决方案
fpga开发·fpga
我爱C编程1 天前
基于FPGA的16QAM软解调+卷积编码Viterbi译码通信系统,包含帧同步,信道,误码统计,可设置SNR
fpga开发·16qam·软解调·帧同步·卷积编码·viterbi译码
南棱笑笑生1 天前
20250726让荣品的PRO-RK3566开发板使用TF卡启动
fpga开发