MIG_IP核的时钟系统

MIG_IP核的时钟系统

时钟的种类和配置

整体框图

  • DDR_PHY_CLK:DDR3的工作频率,用来得到想要的线速率。假设此时钟为800M,那么DDR双沿采样,线速率为1600Mbit;
  • UI_CLK:DDR_PHY_CLK的四分之一或二分之一,取决于MIG_IP的设置
  • DDR_SYS_CLK:DDR的输入系统时钟,MIG_IP内部使用此时钟来产生内部读写和工作时钟,MIG_IP内部会自动计算分频或倍频系数
  • DDR_REF_CLK:MIG的参考时钟,这个时钟频率是固定的,如果工作频率>666MHz ,参考时钟应为300MHz/400MHz,其他工作频率固定为200MHz。如果系统时钟为200M,也可以使用系统时钟作为参考时钟,这样可以省去一个时钟。
  • 对于DDR_SYS_CLK和DDR_REF_CLK,如果是从FPGA内部PLL输出的,且PLL输出时配置GBUFF,属性选择No Buffer。如果是外部输入,则应该加上BUFFER。
相关推荐
希言自然也16 小时前
FPGA 时序分析(一)
fpga开发
I'm a winner21 小时前
基于FPGA的情绪感知系统设计方案:心理健康监测应用(一)
fpga开发·前沿研究
嵌入式-老费1 天前
Zynq开发实践(Verilog、仿真、FPGA和芯片设计)
fpga开发
hahaha60162 天前
pcie实现虚拟串口
stm32·单片机·fpga开发
9527华安2 天前
FPGA高端项目:图像采集+Aurora 8B10B+UDP图传架构,基于GTH高速收发器的光口转网口,提供工程源码和技术支持
fpga开发·架构·udp·aurora·gth·高速收发器·aurora 8b10b
徐晓康的博客2 天前
Verilog功能模块--SPI主机和从机(03)--SPI从机设计思路与代码解析
fpga开发·verilog·主机·spi·从机
listhi5203 天前
FPGA设计中的信号完整性量化与优化:探索高速数字系统的关键路径
fpga开发
hahaha60163 天前
xilinx的oddr原语是否可以直接使用verilog实现?
fpga开发
I'm a winner4 天前
FPGA 在情绪识别领域的护理应用(三)
fpga开发·前沿研究
小眼睛FPGA4 天前
【盘古100Pro+开发板实验例程】FPGA学习 | gamma 变化 | 图像实验指导手册
科技·学习·ai·fpga开发·fpga