ZYNQ PS XADC读取芯片内部温度值,电压值。

一、简介

Xilinx模拟混合信号模块(简称XADC)是一个硬宏。它具有JTAG和DRP接口,用于访问7系列fpga中的XADC状态和控制寄存器。Zynq-7000 SoC器件增加了第三个接口PS-XADC接口,用于PS软件控制XADC。Zynq-7000 SoC器件结合了灵活的模数转换器和可编程逻辑,以满足广泛的模拟数据采集和监控要求。XADC是更大的模拟混合信号(AMS)主题的一部分,它是模拟和数字电路的组合。

XADC具有两个12位每秒1兆采样(MSPS)的adc,带有独立的轨道和保持放大器,一个模拟多路复用器(多达17个外部模拟输入通道),以及片上热传感器和片上电压传感器。两个adc可以配置为同时采样两个外部输入模拟通道。轨道和保持放大器支持一系列模拟输入信号类型,包括单极,双极和差分。模拟输入可以在1 MSPS的采样率下支持500 KHz的信号带宽。外部模拟多路复用器可用于增加支持的外部通道数量,而无需额外的封装引脚成本。

XADC可选地使用片上参考电路,从而消除了对基本片上温度和电源轨监测的外部有源元件的需求。为了充分发挥adc的12位性能,建议使用外部1.25V参考IC。

XADC是用硬逻辑实现的,位于PL电源域中。PS- xadc接口是PS的一部分,可以在不编程PL的情况下由PS APU访问。配置PS-XADC接口、使用PL- jtag或DRP接口、操作XADC都需要上电。系统级框图如上图所示。

PS-XADC接口通常由在APU中执行的软件控制。软件将32位命令和nop写入命令FIFO。命令FIFO输出由串行通信通道序列化为XADC的32位数据包。数据包之间有一个可编程的空闲间隙(IGAP)时间,允许XADC有时间加载读取数据以响应前一个数据包。对于从命令FIFO移出的每一个相应的字被移入读数据FIFO。在DRP读命令的情况下,当它被移出命令FIFO时,XADC_DRP的DR寄存器的旧内容被移出。在IGAP时间之后,当前DRP读取的结果在XADC DRP的DR寄存器中可用。当TXFIFO的下一个命令被移出时,DR寄存器中当前读取的结果被移到RDFIFO中。

二、第一种是用vivade观察。烧录程序后通过JATG的方式观察温度和各种值。

1、进入VIVADE下载程序界面,下载程序。

2、双击XADC后默认点击OK。右侧就是芯片内部温度等数值。可以自己手动添加需要观察的值。

三、第二种是通过PS侧编写软件代码通过写入命名读取数值。烧录打开串口可以看见数据。我这里不知道为什么读取不到数据但是代码又没有问题。

复制代码
#include "stdio.h"
#include "xparameters.h"
#include "xadcps.h"
#include "xstatus.h"
#include "sleep.h"

#define XADC_DEVICE_ID 		XPAR_XADCPS_0_DEVICE_ID

XAdcPs_Config *ConfigPtr_xadc;
XAdcPs xadc;
int main()
{


	printf("start\n");

	u32 temp_chip_u;
	u32	temp_ddr_u;

	float temp_chip_f;
	float temp_ddr_f;

	//XADC初始化
	ConfigPtr_xadc = XAdcPs_LookupConfig(XADC_DEVICE_ID);
	if (ConfigPtr_xadc == NULL) {
		return XST_FAILURE;
	}
	XAdcPs_CfgInitialize(&xadc, ConfigPtr_xadc,ConfigPtr_xadc->BaseAddress);

	//设置为安全模式
	XAdcPs_SetSequencerMode(&xadc, XADCPS_SEQ_MODE_SAFE);

	while(1)
	{
		temp_chip_u = XAdcPs_GetAdcData(&xadc, XADCPS_CH_TEMP);
		temp_chip_f = XAdcPs_RawToTemperature(temp_chip_u);

		temp_ddr_u = XAdcPs_GetAdcData(&xadc, XADCPS_ATR_VCCPDRO_LOWER);
		temp_ddr_f = XAdcPs_RawToTemperature(temp_ddr_u);

		printf("On Chip Temperature: %f\n",temp_chip_f);
		printf("VCCPDRO Lower Alarm Reg , Zynq: %f\n",temp_ddr_f);

		sleep(5);
	}

	return XST_SUCCESS;
}
相关推荐
坏孩子的诺亚方舟14 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐14 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐14 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH15 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡15 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安15 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐16 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯16 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客16 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA16 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发