FPGA雷达信号处理之:自适应门限阈值

一、原理

参考这个博主,讲的很仔细:基于脉冲功率的雷达脉冲参数检测原理详解

二、FPGA实现

使用system generator搭建算法模型如下:

在这里,滤波器窗长度为8,原博主设置为50效果更好,门限公式如下:

三、实现效果

基本满足设计要求,在实际使用时可以进行优化,可以增加滤波器窗长度,或者对求出的门限值进行等比例放大。此外,应该先求功率再滤波。

相关推荐
DuHz1 天前
车对车对向交汇场景的毫米波路径损耗建模论文精读
论文阅读·算法·汽车·信息与通信·信号处理
晓晓暮雨潇潇1 天前
Diamond基础6:LatticeFPGA配置流程
fpga开发·diamond·lattice·latticeecp3
江蘇的蘇1 天前
基于7系列FPGA实现万兆网通信
fpga开发
DuHz1 天前
汽车FMCW雷达互扰下的快速目标检测:谱峰累积法与泊松CFAR精读与推导
论文阅读·算法·目标检测·汽车·信息与通信·信号处理
GateWorld1 天前
FPGA实战:一段让我重新认识时序收敛的FPGA迁移之旅
fpga开发·实战经验·fpga时序收敛·建立保持时间
GateWorld1 天前
性能飞跃:DDR4特性解析与FPGA实战指南
fpga开发·信号完整性·ddr3·ddr4
第二层皮-合肥2 天前
50天学习FPGA第21天-verilog的时序与延迟
学习·fpga开发
范纹杉想快点毕业2 天前
FPGA实现同步RS422转UART方案
数据库·单片机·嵌入式硬件·fpga开发·架构
s09071362 天前
Xilinx FPGA使用 FIR IP 核做匹配滤波时如何减少DSP使用量
算法·fpga开发·xilinx·ip core·fir滤波
XINVRY-FPGA2 天前
XC7Z030-2SBG485I Xilinx Zynq-7000 系列 SoC FPGA
嵌入式硬件·fpga开发·硬件工程·fpga