PS_PL设计

不同平台的PS和PL设计

1.K7:pl+ps设计,使用破解,x系列设计模式PS直接通用

2.V7:pl+ps设计,使用破解,x系列设计模式PS直接通用

3.A7:pl+ps设计,使用破解,x系列设计模式PS直接通用

4.Z7:PL破解,PS不能通用,需要使用fdw的专用PS进行设计

关于Flash提速问题

1.使用中断模式和使用查询模式对系统读写DDR有影响

2.microblaze挂在DDR和flash的时候,使用axi qspi使用中断模式读写数据和使用查询模式读写数据要注意

关于调试问题

1.先使用PL下载bit,然后跑复位和ps调试

2.使用SDK的直接download bit的一贯式的调试

第一种比第二种更加可靠,因为系统复位的时间更长久,这两种模式的测试效果可能不一样

关于debug过程中flash中有固件的情况

1.如果flash中只有pl影响不大

2.如果flash中固化的程序既有pl,也有ps的时候,问题很大,建议把flash的东西全部擦除掉。

相关推荐
0基础学习者18 小时前
跨时钟域处理
fpga开发·verilog·数字ic
FPGA_小田老师21 小时前
Xilinx FIFO Generate IP核(8):FIFO设计常见问题与解决方案
fpga开发·fifo generate·fifo常见问题·fifo异常定位·fifo丢数·fifo读数重复
范纹杉想快点毕业1 天前
100道关于STM32的问题解答共十万字回答,适用入门嵌入式软件初级工程师,筑牢基础,技术积累,校招面试。
驱动开发·单片机·嵌入式硬件·fpga开发·硬件工程
知识充实人生1 天前
时序收敛方法二:Fanout优化
fpga开发·fanout·高扇出·时序收敛
Js_cold1 天前
(* MARK_DEBUG=“true“ *)
开发语言·fpga开发·debug·verilog·vivado
Js_cold1 天前
(* clock_buffer_type=“NONE“ *)
开发语言·fpga开发·verilog·vivado·buffer·clock
深圳光特通信豆子1 天前
TTL光模块:短距离传输场景的优选方案
fpga开发
Js_cold2 天前
Verilog运算符
开发语言·fpga开发·verilog
Js_cold3 天前
Verilog函数function
开发语言·fpga开发·verilog
Js_cold3 天前
Verilog任务task
开发语言·fpga开发·verilog