PS_PL设计

不同平台的PS和PL设计

1.K7:pl+ps设计,使用破解,x系列设计模式PS直接通用

2.V7:pl+ps设计,使用破解,x系列设计模式PS直接通用

3.A7:pl+ps设计,使用破解,x系列设计模式PS直接通用

4.Z7:PL破解,PS不能通用,需要使用fdw的专用PS进行设计

关于Flash提速问题

1.使用中断模式和使用查询模式对系统读写DDR有影响

2.microblaze挂在DDR和flash的时候,使用axi qspi使用中断模式读写数据和使用查询模式读写数据要注意

关于调试问题

1.先使用PL下载bit,然后跑复位和ps调试

2.使用SDK的直接download bit的一贯式的调试

第一种比第二种更加可靠,因为系统复位的时间更长久,这两种模式的测试效果可能不一样

关于debug过程中flash中有固件的情况

1.如果flash中只有pl影响不大

2.如果flash中固化的程序既有pl,也有ps的时候,问题很大,建议把flash的东西全部擦除掉。

相关推荐
FakeOccupational3 小时前
fpga系列 HDL:Microchip FPGA开发软件 Libero Soc FPGA 在线逻辑分析
fpga开发
FPGA技术联盟9 小时前
如何在跨时钟域分析中处理好复位信号?
fpga开发
国科安芯10 小时前
基于ASM1042S2S的箭载通信网络抗辐射加固方案研究
服务器·网络·嵌入式硬件·fpga开发·架构·信号处理
YYRAN_ZZU1 天前
Lattice 自定义IP业务逻辑核
嵌入式硬件·fpga开发
FPGA小徐1 天前
FPGA FIFO一篇完整解释
fpga开发
I'm a winner2 天前
【IP核】 Xilinx FPGA LVDS 高速接口,含验证工程与板级测试用例
tcp/ip·fpga开发·测试用例
I'm a winner2 天前
基于Xilinx FPGA的LVDS高速串行通信系统 - 完整源码解决方案(一)(文末附源码)
fpga开发
国科安芯2 天前
航天器多路并联大功率电源系统设计与ASP4644均流特性分析
单片机·嵌入式硬件·fpga开发·安全性测试
techdashen3 天前
从网络栈继续往下:micro:bit、2.4GHz、调制方式,以及一个不太靠谱但很有趣的想法
网络·fpga开发
FPGA小徐3 天前
FIR 数字滤波器 --verilog设计实现
fpga开发