RFSOC27DR+VU13P 6U VPX板卡

1、概述

VPX-RFSOC-6U 是一款标准6U VPX 的信息处理板卡。板卡选用ilinx®Zynq®ultrascle+™RFSOC 和xilinx®virtex®ultrascale+™FPGA 来实现,具体型号为XCZU27DR-2FFVG1517I 和XCVU13P-2FHGB2104I;可完成AD 转换、DA 转换、数字变频、信号模拟、信号组合、波束合成和网络通信等功能。

板卡总体框图如下图所示。

2、产品特点

 丰富的接口资源和逻辑资源

一片Xilinx®Zynq®UltraScale+™ RFSoC,型号为XCZU27DR-2FFVG1517I;

一片xilinx®virtex®ultrascale+™FPGA,型号为XCVU13P-2FHGB2104I;

 含8 路12-bit ADC

采样率可设置;

最高为4.096GSPS;

 含8 路14-bit DAC

采样率可设置;

最高为6.554GSPS;

 RFSOC 和FPGA 各外扩1G 的FLASH

 支持外时钟参考

 支持外部触发输入

3 技术参数

  1. 一片Xilinx®Zynq®UltraScale+™ RFSoC,型号为XCZU27DR-2FFVG1517I;

  2. 一片xilinx®virtex®ultrascale+™FPGA,型号为XCVU13P-2FHGB2104I;

  3. FPGA 外扩2 组DDR4 存储器,每组4GB;

  4. FPGA 外扩1Gb FLASH 存储器;

  5. FGPA 外扩GTYx16 接口,从VPX-P1 连接器引出,GTYx16 可分割为4 组

GTYx4 或2 组GTYx8,所有GTY 接口支持PCIe3.1 协议;

  1. FGPA 外扩LVDSx24 接口,从VPX-P2 连接器引出;

  2. FGPA 外扩4 通道RS422 接口,从VPX-P2 连接器引出;

  3. RFSOC 外扩2 组DDR4 存储器,每组4GB,分别在PL 和PS 端;

  4. RFSOC 外扩1Gb FLASH 存储器;

  5. RFSOC 外扩1 通道DP 显示接口,从VPX-P5 连接器引出;

  6. RFSOC 外扩2 通道USB2.0 接口,从VPX-P5 连接器引出;

  7. RFSOC 外扩3 通道千兆网接口,一路从前面板引出,2 路从VPX-P5 连接

器引出;

  1. RFSOC 外扩1 通道RS422 接口,从VPX-P5 连接器引出;

  2. RFSOC 含8 路12-bit ADC,采样率可设置,最高为4.096GSPS;

  3. RFSOC 含8 路14-bit DAC,采样率可设置,最高为6.554GSPS;

  4. 外时钟/参考支持,可通过前面板的SMP 接口输入;

  5. 外触发支持,可通过前面板的SMP 接口输入或输出。

4、物理环境参数

 尺寸:标准6U VPX

 输入电压:DC 12V

 功耗:≤100W

 工作温度:-40℃~+70℃

 存储温度:-45℃~+85℃

 湿度:95%无冷凝

 气压要求:海拔高度4500m 以下可正常工作

 使用寿命:≥8 年

相关推荐
chenlance4 小时前
基于FPGA的激光器多通道数据采集与波形控制系统设计
fpga开发
network_tester5 小时前
SENT/PSI5传感器TSN集成测试:打通传统传感与未来车载网络的“最后一公里”
数据库·网络协议·tcp/ip·自动驾驶·信息与通信·信号处理·tcpdump
9527华安7 小时前
FPGA实现GTP高速收发器2路视频传输,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
图像处理·fpga开发·aurora·高速收发器·8b10b·derdes
cjie2217 小时前
lanczos插值引起的振铃现象
计算机视觉·fpga开发
liuluyang5307 小时前
Verilog 中 wire 与 wor 的区别详解
fpga开发·verilog
GateWorld1 天前
LCD显示技术完全指南:原理·制造·驱动·FPGA实现之点屏五 miniLVDS
fpga开发·lcd显示·fpga点亮屏幕·minilvds
峥无2 天前
Linux进程信号:从基础概念到内核底层原理
linux·运维·服务器·信号处理
nuoxin1142 天前
WILX1200HC-5TG144I替代 LCMXO2-1200HC-5TG144I(富利威)
人工智能·嵌入式硬件·fpga开发·电脑·硬件工程·dsp开发
Bahair_2 天前
【FPGA】使用fdatool设计滤波器系数,使用FIR Compiler导入系数联合滤波
fpga开发
qq_411262422 天前
硬件是ESP32-P4连接LAN8720A,正常初始化之后,设备DHCP失败
stm32·单片机·fpga开发