RFSOC27DR+VU13P 6U VPX板卡

1、概述

VPX-RFSOC-6U 是一款标准6U VPX 的信息处理板卡。板卡选用ilinx®Zynq®ultrascle+™RFSOC 和xilinx®virtex®ultrascale+™FPGA 来实现,具体型号为XCZU27DR-2FFVG1517I 和XCVU13P-2FHGB2104I;可完成AD 转换、DA 转换、数字变频、信号模拟、信号组合、波束合成和网络通信等功能。

板卡总体框图如下图所示。

2、产品特点

 丰富的接口资源和逻辑资源

一片Xilinx®Zynq®UltraScale+™ RFSoC,型号为XCZU27DR-2FFVG1517I;

一片xilinx®virtex®ultrascale+™FPGA,型号为XCVU13P-2FHGB2104I;

 含8 路12-bit ADC

采样率可设置;

最高为4.096GSPS;

 含8 路14-bit DAC

采样率可设置;

最高为6.554GSPS;

 RFSOC 和FPGA 各外扩1G 的FLASH

 支持外时钟参考

 支持外部触发输入

3 技术参数

  1. 一片Xilinx®Zynq®UltraScale+™ RFSoC,型号为XCZU27DR-2FFVG1517I;

  2. 一片xilinx®virtex®ultrascale+™FPGA,型号为XCVU13P-2FHGB2104I;

  3. FPGA 外扩2 组DDR4 存储器,每组4GB;

  4. FPGA 外扩1Gb FLASH 存储器;

  5. FGPA 外扩GTYx16 接口,从VPX-P1 连接器引出,GTYx16 可分割为4 组

GTYx4 或2 组GTYx8,所有GTY 接口支持PCIe3.1 协议;

  1. FGPA 外扩LVDSx24 接口,从VPX-P2 连接器引出;

  2. FGPA 外扩4 通道RS422 接口,从VPX-P2 连接器引出;

  3. RFSOC 外扩2 组DDR4 存储器,每组4GB,分别在PL 和PS 端;

  4. RFSOC 外扩1Gb FLASH 存储器;

  5. RFSOC 外扩1 通道DP 显示接口,从VPX-P5 连接器引出;

  6. RFSOC 外扩2 通道USB2.0 接口,从VPX-P5 连接器引出;

  7. RFSOC 外扩3 通道千兆网接口,一路从前面板引出,2 路从VPX-P5 连接

器引出;

  1. RFSOC 外扩1 通道RS422 接口,从VPX-P5 连接器引出;

  2. RFSOC 含8 路12-bit ADC,采样率可设置,最高为4.096GSPS;

  3. RFSOC 含8 路14-bit DAC,采样率可设置,最高为6.554GSPS;

  4. 外时钟/参考支持,可通过前面板的SMP 接口输入;

  5. 外触发支持,可通过前面板的SMP 接口输入或输出。

4、物理环境参数

 尺寸:标准6U VPX

 输入电压:DC 12V

 功耗:≤100W

 工作温度:-40℃~+70℃

 存储温度:-45℃~+85℃

 湿度:95%无冷凝

 气压要求:海拔高度4500m 以下可正常工作

 使用寿命:≥8 年

相关推荐
坏孩子的诺亚方舟12 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐12 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐12 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH13 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡13 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安13 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
奔袭的算法工程师14 天前
论文解读--Sparse4D v3: Advancing End-to-End 3D Detection and Tracking
人工智能·目标检测·计算机视觉·自动驾驶·信号处理
江畔柳前堤14 天前
github实战指南01-账号配置与 SSH 密钥
运维·人工智能·深度学习·ssh·github·pyqt·信号处理
江畔柳前堤14 天前
github实战指南02-仓库管理与 Issue
人工智能·深度学习·github·信号处理·caffe·wps·issue
FPGA小徐14 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发