QSPI IP核 基本参数

Performance Mode

高性能模式将使用 AXI4 代替 AXI4-Lite 接⼝,并且在内核的发送和接收 FIFO 地址处可以使用突发功能。

transaction width

设置传输事务的数据宽度:

如果设置为8,即每次数据传输宽度为8-bit,一次数据传输需要8个SCK时钟

如果设置为16,即每次数据传输宽度为16-bit,一次数据传输需要16个SCK时钟

Frequency Ratio

频率比是由两个数的乘积。输出的SPI时钟(sck)满足:

Enable Master Mode

这个选项决定SPI设备的主从模式,也可以在配置寄存器60h中修改。

Enable STARTUPEn Primitive

STARTUPEn 原语有⼀个专⽤时钟引脚,可⽤于为从存储器提供 SPI 时钟。这个选项主要用来设置FPGA的默认程序flash的时钟,可用于远程更新配置。

相关推荐
太爱学习了1 小时前
FPGA图像处理之:图像畸变矫正原理及matlab与fpga实现
图像处理·matlab·fpga开发
技术性摸鱼18 小时前
FPGA选型参数
fpga开发
FPGA_小田老师20 小时前
ibert 7 Series GT:IBERT远近端(内外)环回测试
fpga开发·ibert·gt测试·近端pcs环回·近端pma环回·远端pcs环回·远端pma环回
尤老师FPGA20 小时前
【无标题】
fpga开发
175063319451 天前
VIVADO VLA VIO 硬件调试 降采样
fpga开发
FPGA小迷弟1 天前
基于FPGA开发高速ADC/DAC芯片笔记
图像处理·fpga开发·数据采集·fpga·adc
ZYNQRFSOC2 天前
基于XCKU5P纯逻辑 NVME测试
fpga开发
FPGA小迷弟2 天前
使用FPGA开发高速AD/DA芯片的接口学习
fpga开发
stars-he2 天前
FPGA学习笔记(6)逻辑设计小结与以太网发送前置
笔记·学习·fpga开发
燎原星火*2 天前
FPGA 逻辑级数
fpga开发