QSPI IP核 基本参数

Performance Mode

高性能模式将使用 AXI4 代替 AXI4-Lite 接⼝,并且在内核的发送和接收 FIFO 地址处可以使用突发功能。

transaction width

设置传输事务的数据宽度:

如果设置为8,即每次数据传输宽度为8-bit,一次数据传输需要8个SCK时钟

如果设置为16,即每次数据传输宽度为16-bit,一次数据传输需要16个SCK时钟

Frequency Ratio

频率比是由两个数的乘积。输出的SPI时钟(sck)满足:

Enable Master Mode

这个选项决定SPI设备的主从模式,也可以在配置寄存器60h中修改。

Enable STARTUPEn Primitive

STARTUPEn 原语有⼀个专⽤时钟引脚,可⽤于为从存储器提供 SPI 时钟。这个选项主要用来设置FPGA的默认程序flash的时钟,可用于远程更新配置。

相关推荐
s09071361 小时前
ZYNQ无SD卡纯NAND Flash启动Linux全攻略
linux·fpga开发·zynq·nand flash启动
jjinl3 小时前
AG32VF407RGT6 开发流程记录
fpga开发
FPGA小迷弟3 小时前
FPGA面试题汇总整理(一)
学习·fpga开发·verilog·fpga
Z22ZHaoGGGG3 小时前
verilog 资源占用少的滤波方法
fpga开发
S&Z34633 小时前
[SZ901]FPGA 下载器硬件介绍
fpga开发
GateWorld5 小时前
FPGA内部模块详解之四 算力引擎——数字信号处理单元(DSP Slice)深度解析
fpga开发·dsp
weiyvyy6 小时前
嵌入式硬件接口开发的核心原则
驱动开发·单片机·嵌入式硬件·fpga开发·硬件架构·硬件工程
Kong_19946 小时前
芯片开发学习笔记·二十一——primetime静态时序分析
fpga开发·芯片开发
S&Z34637 小时前
[SZ901] 多路FPGA 网络下载器总览
网络·fpga开发
Shang1809893572612 小时前
SSD202D星宸科技SigmaStar一颗高度集成的嵌入式智能触控显示板解决方案SSD202集成了硬件H.264/H.265视频解码器、内置了DDR
科技·嵌入式硬件·fpga开发·ssd202d嵌入式智能显示