QSPI IP核 基本参数

Performance Mode

高性能模式将使用 AXI4 代替 AXI4-Lite 接⼝,并且在内核的发送和接收 FIFO 地址处可以使用突发功能。

transaction width

设置传输事务的数据宽度:

如果设置为8,即每次数据传输宽度为8-bit,一次数据传输需要8个SCK时钟

如果设置为16,即每次数据传输宽度为16-bit,一次数据传输需要16个SCK时钟

Frequency Ratio

频率比是由两个数的乘积。输出的SPI时钟(sck)满足:

Enable Master Mode

这个选项决定SPI设备的主从模式,也可以在配置寄存器60h中修改。

Enable STARTUPEn Primitive

STARTUPEn 原语有⼀个专⽤时钟引脚,可⽤于为从存储器提供 SPI 时钟。这个选项主要用来设置FPGA的默认程序flash的时钟,可用于远程更新配置。

相关推荐
Szime12 分钟前
AD9694 国产替代方案:四通道高速 ADC 在通信与雷达项目中的选型参考
单片机·嵌入式硬件·fpga开发
kaizq3 小时前
在线MakerChip虚拟FPGA设计动态仿真实践
fpga开发·mulerun·makerchip·virtualfpgalab·在线动态仿真·imacopilot
FPGA小徐4 小时前
OV5640 摄像头 DDR3 缓存 HDMI/VGA 显示系统详解与
fpga开发
Monkey of Semi5 小时前
ARTIX-7 FPGA 核心板学习之FPGA Xilinx 7 series 命名规则
fpga开发
ALINX技术博客5 小时前
【黑金云课堂】FPGA技术教程Vitis开发:TCP以太网通信
网络协议·tcp/ip·fpga开发
FPGA小徐7 小时前
FPGA 电赛信号叠加与分离项目 完整工程包
fpga开发
FPGA小徐7 小时前
FPGA在做信号处理相比cpu的优势对比
fpga开发
Szime7 小时前
AD9218国产替代方向:双通道10位105MSPS ADC深智微科技选型经验
fpga开发
江鸟的坚持7 小时前
xilinx xadc 例化
fpga开发·xadc·xilinx xadc
明德扬8 小时前
AD采集卡适配方案交流:模块、板卡与FPGA示例工程支持
fpga开发