QSPI IP核 基本参数

Performance Mode

高性能模式将使用 AXI4 代替 AXI4-Lite 接⼝,并且在内核的发送和接收 FIFO 地址处可以使用突发功能。

transaction width

设置传输事务的数据宽度:

如果设置为8,即每次数据传输宽度为8-bit,一次数据传输需要8个SCK时钟

如果设置为16,即每次数据传输宽度为16-bit,一次数据传输需要16个SCK时钟

Frequency Ratio

频率比是由两个数的乘积。输出的SPI时钟(sck)满足:

Enable Master Mode

这个选项决定SPI设备的主从模式,也可以在配置寄存器60h中修改。

Enable STARTUPEn Primitive

STARTUPEn 原语有⼀个专⽤时钟引脚,可⽤于为从存储器提供 SPI 时钟。这个选项主要用来设置FPGA的默认程序flash的时钟,可用于远程更新配置。

相关推荐
海涛高软7 小时前
verlog中阻塞赋值和非阻塞赋值
fpga开发
tiantianuser9 小时前
RDMA设计29:RoCE v2 发送及接收模块设计2
服务器·fpga开发·rdma·fpga设计·高速传输
9527华安10 小时前
FPGA实现GTP光口视频转USB3.0 UVC,基于Aurora8B10B+FT602芯片架构,提供4套工程源码和技术支持
fpga开发·gtp·usb3.0·uvc·aurora8b10b·ft602
zy1353806757311 小时前
12V输入5V/2A输出升降压芯片AH4002
科技·单片机·物联网·fpga开发·硬件工程·智能电视
dadaobusi12 小时前
verilog的generate
fpga开发
从此不归路12 小时前
FPGA 结构与 CAD 设计(第2章)
ide·fpga开发
FPGA_小田老师13 小时前
FPGA例程(5):时钟(clock)分频倍频(PLL/MMCM)实验--vivado行为级仿真、综合后仿真和实现后仿真说明
fpga开发·pll·mmcm·run simulation·前仿真·后仿真
3有青年13 小时前
HPS cold reset pin和AVST configuration的功能和作用
fpga开发
3有青年1 天前
Altera FPGA操作系统支持的情况分析
fpga开发
国科安芯1 天前
卫星通讯导航FPGA供电单元DCDC芯片ASP4644S2B可靠性分析
单片机·嵌入式硬件·fpga开发·架构·安全性测试