知识点：Source/Drain 短接的 MOS 电阻（Diode-Connected MOS Resistor）
一、结构定义
当 MOSFET 的 Source（S）与 Drain（D）短接 时，器件不再按普通 MOS 的方式工作，而是形成一种 类二极管行为的可控电阻。
典型连法（以 NMOS 为例）：
- S = D（金属短接） → 作为电阻的一端
- Gate（G） → 控制电阻值
- Bulk（B） → NMOS 接 VSS、PMOS 接 VDD
此结构也称为 Diode-Connected MOS。
二、正确连线方式
1. NMOS 电阻（S=D）
Gate（偏置/控制信号）
│
▼
±---------------+
| MOS |
| |
S ----+----------------+---- D
（作为电阻的一端）
Bulk = VSS
2. PMOS 电阻（S=D）
Gate（偏置/控制信号）
│
▼
±---------------+
| MOS |
| |
S ----+----------------+---- D
（作为电阻的一端）
Bulk = VDD
三、为什么要 S = D 短接？
这样连接后，MOS 的电流公式变成类二极管的 I--V 行为：
- 特性类似一个 非线性电阻
- 电阻值由 Vgs（Gate 控制） 决定
- 在模拟前端特别常用
这种结构可以实现一个：
✔ 电阻值可控
✔ 对电压、电流变化敏感
✔ 线性度可微调
✔ 方便集成的非线性 R 元件
四、典型应用场景
- CTLE（连续时间线性均衡器）可变电阻网络
- SerDes 前端调节电路
- FlashIO、High-speed IO 中的阻值调节单元
- 模拟偏置电路中的启动与保护支路
- 小信号线性化网络
这是 flashIO ctle common source 中常出现的结构。
五、连线要求（非常重要）
1. Source/Drain 必须严格短接
- 两端完全等效
- 避免不对称行为
- 版图直接用金属短接
2. Bulk 必须接对
- NMOS → Bulk 接 VSS
- PMOS → Bulk 接 VDD
（否则 body effect 会导致电阻值飘移）
3. Gate 不能悬空
- Gate 是用来调电阻值的输入
- 悬空会造成阻值不可控 → 电路不稳定
4. 适当做对称 & Dummy
- Poly 加 Dummy
- 版图保持左右对称
- 在高速 IO、SerDes 中尤其必须这样做
六、与普通 MOS 电阻的对比
| 项目 | 普通 MOS 电阻 | S=D 二极管式 MOS 电阻 |
|---|---|---|
| S/D 是否短接 | 否 | 是 |
| Gate 控制方式 | 固定偏置（如接地） | 可变偏置，控制阻值 |
| 电阻类型 | 线性 | 非线性，可调 |
| 应用 | LDO、Bandgap、高阻电阻 | CTLE、SerDes、flashIO 等高速前端 |
七、一句话总结
S=D 短接的 MOS，是一种"二极管型可控电阻"，Gate 控制电阻大小，Bulk 必须接对电位，是高速 IO、CTLE 等模拟前端常用结构。