HDMI字符显示 —— 基于Genesys2

  • FPGA开发板:Genesys2
  • HDMI显示屏:1280×720
  • 实现功能:按键切换图像显示

字符取模参考:8. vga显示器字符显示 --- [野火]FPGA Verilog开发实战指南------基于Altera EP4CE10 征途Pro开发板 文档

功能实现部分参考:

HDMI字符显示实验 --- ZYNQ 7000开发平台FPGA教程 1.0 文档


HDMI时序:

工程结构:

关键代码说明:

①像素坐标计算。检测到video_valid的下降沿时将y_pos加1,检测到场同步上升沿时将y_pos置0:

② 确定显示区域。这里显示区域大小为240x24,共5760个像素点,在ram中为720个字节。点阵大小需要和区域大小一致,假设单个字符点阵大小设置为40*24(英文字符为20*24),则总点阵大小为240x24可以显示12个英文字符:

③ 使用三个ram存储三个不同的字符图像,并将ram_addr除8作为字节地址

通过状态机实现按键控制字符显示功能:

④ 有效区域内ram地址递增,并将x_pos的低三位(0~7)作为像素/比特地址

⑤ 从ram_data[7]到[0]判断像素数值:


使用ILA观察波形,观察到ram_addr在有效区域内自增,一次持续时间内增加240,共增加24次,在5760处停止:

如图,ram_addr计数到688时(字节地址为86),读出数据为0x60,持续8个时钟周期,osd_x从0递增到7,分别在计数到1和2时检测到ram_data[6]和ram_data[5]为1,pixel_R/G/B在下一个周期更新输出:


效果展示:

  1. 按下KEY0显示 Hello,World!
  1. 按下KEY1显示 HDMI DISPLAY:
  1. 按下KEY2显示 GENESYS2开发 :
相关推荐
XINVRY-FPGA2 天前
XC7VX690T-2FFG1157I Xilinx AMD Virtex-7 FPGA
arm开发·人工智能·嵌入式硬件·深度学习·fpga开发·硬件工程·fpga
R.X. NLOS2 天前
Zynq AXI DMA 环回测试调试指南:从 Cache 一致性到 Vitis 同步机制
fpga
FPGA-ADDA2 天前
第四篇:射频数据转换器(RF-DAC)——重构模拟信号的关键
ai·fpga·rfsoc·vu13p·xczu47dr
FPGA-ADDA3 天前
第二篇:RFSoC芯片架构详解——处理系统(PS)与可编程逻辑(PL)
嵌入式硬件·fpga开发·信号处理·fpga·47dr
FPGA小迷弟5 天前
FPGA工程师面试题汇总(二十五)
网络协议·tcp/ip·fpga开发·verilog·fpga
通信小呆呆5 天前
噪声体制近程雷达信号处理:从理论推导到SoC系统实现
信号处理·fpga·雷达·噪声雷达
FPGA小迷弟6 天前
FPGA工程师面试题汇总(二十四)
网络协议·tcp/ip·fpga开发·verilog·fpga
北城笑笑7 天前
Frontend 与 FPGA 深度融合实战解析:从技术协同到多场景落地( 前端和现场可编程门阵列 )
前端·websocket·3d·vue·fpga
XINVRY-FPGA9 天前
XC7VX485T-2FFG1157I Xilinx Virtex-7 FPGA
arm开发·嵌入式硬件·fpga开发·硬件工程·fpga
FPGA-ADDA10 天前
第五篇(下):智能无线电与6G候选技术——从机器学习到通感一体化
人工智能·机器学习·信号处理·fpga·通信系统