cache,system cache 和 DRAM的关系

  1. Cache(缓存)

    • 由 SRAM 构成,集成在 CPU 内部或与 CPU 封装在一起。
    • 作用:利用程序访问的"时间/空间局部性",把 DRAM 里近期可能再用的指令/数据复制到速度高一个数量级的 SRAM 中,减少 CPU 等待 DRAM 的时间 。
    • 典型层级:L1 → L2 → L3,容量 KB~几十 MB,延迟 1~30 个时钟周期。
  2. DRAM(Dynamic RAM,常缩写成 D-RAM)

    • 主板上的"主存 / 内存条"。
    • 容量大(GB 级),成本低,但需周期性刷新,访问延迟 100 ns 级,比 SRAM 慢 1~2 个量级 。
    • 对 CPU 来说,它是 Cache 的"后备存储器(backing store)";当 Cache Miss 时才去访问 DRAM。
  3. System Cache(操作系统层面"系统缓存")

    • 软件视角的缓存,例如 Linux 的 page cache、buffer cache。
    • 仍然位于 DRAM 里,只是由 OS 而并非硬件把磁盘/文件的热门块留在内存,减少真正去读盘的次数 。
    • 与 CPU 硬件 cache 处于不同层次:硬件 cache 在 "CPU ↔ DRAM" 之间;system cache 在 "DRAM ↔ 磁盘" 之间。

关系总结(自上而下)

CPU 寄存器

↓ 1~4 周期

L1/L2/L3 Cache(SRAM,硬件自动管理)

↓ 十几~几十周期

DRAM(主存,软件可见的物理内存;内含 OS 的 system cache 区域)

↓ 毫秒级

磁盘/SSD(持久存储)

因此:

  • Cache 解决 "CPU 快、DRAM 慢" 的矛盾;
  • DRAM 是 Cache 的直接后备;
  • System cache 是 OS 在 DRAM 里再开辟的一块"磁盘缓存",与硬件 cache 并不冲突,而是位于不同层次的两次"缓存"行为。
相关推荐
HQB20265 小时前
EG1198|屹晶微电子 120V 内置 MOS 异步降压 DC‑DC(高性价比)
嵌入式硬件·硬件工程
果壳science7 小时前
张祥前实验如何获取正电荷
笔记·科技·嵌入式硬件·硬件工程·制造
桀人8 小时前
认识AT24C02
stm32·单片机·嵌入式硬件
国科安芯9 小时前
星间激光通信终端CANFD控制网络的时延确定性与辐射可靠性
网络·嵌入式硬件·信息与通信·canfd·低轨卫星·商业航天·抗辐射
一直C9 小时前
嵌入式 Linux 驱动开发学习笔记:内核定时器、platform 总线与 I²C 驱动
linux·驱动开发·嵌入式硬件·学习·imx6ull
传感器与混合集成电路9 小时前
150MHz主频、8路DAC与6路PWM:JLH221360伺服控制SIP解析
嵌入式硬件
comyccccc10 小时前
STM32PID控制板设计全解析学习笔记
单片机·嵌入式硬件
碧海银沙音频科技研究院10 小时前
实现炬芯ATS308X的usb cdc 串口IAP 固件升级功能实现
人工智能·嵌入式硬件·深度学习·算法
恒锐丰科技林技术员11 小时前
EG1160 高压半桥驱动芯片:高压功率变换的实用驱动方案
经验分享·嵌入式硬件·硬件工程
智购科技自动售卖机厂家12 小时前
双摄像头方案F1-score只有0.85,排查发现是上下视角的融合逻辑写反了~YH
python·单片机·嵌入式硬件·算法·eclipse