cache,system cache 和 DRAM的关系

  1. Cache(缓存)

    • 由 SRAM 构成,集成在 CPU 内部或与 CPU 封装在一起。
    • 作用:利用程序访问的"时间/空间局部性",把 DRAM 里近期可能再用的指令/数据复制到速度高一个数量级的 SRAM 中,减少 CPU 等待 DRAM 的时间 。
    • 典型层级:L1 → L2 → L3,容量 KB~几十 MB,延迟 1~30 个时钟周期。
  2. DRAM(Dynamic RAM,常缩写成 D-RAM)

    • 主板上的"主存 / 内存条"。
    • 容量大(GB 级),成本低,但需周期性刷新,访问延迟 100 ns 级,比 SRAM 慢 1~2 个量级 。
    • 对 CPU 来说,它是 Cache 的"后备存储器(backing store)";当 Cache Miss 时才去访问 DRAM。
  3. System Cache(操作系统层面"系统缓存")

    • 软件视角的缓存,例如 Linux 的 page cache、buffer cache。
    • 仍然位于 DRAM 里,只是由 OS 而并非硬件把磁盘/文件的热门块留在内存,减少真正去读盘的次数 。
    • 与 CPU 硬件 cache 处于不同层次:硬件 cache 在 "CPU ↔ DRAM" 之间;system cache 在 "DRAM ↔ 磁盘" 之间。

关系总结(自上而下)

CPU 寄存器

↓ 1~4 周期

L1/L2/L3 Cache(SRAM,硬件自动管理)

↓ 十几~几十周期

DRAM(主存,软件可见的物理内存;内含 OS 的 system cache 区域)

↓ 毫秒级

磁盘/SSD(持久存储)

因此:

  • Cache 解决 "CPU 快、DRAM 慢" 的矛盾;
  • DRAM 是 Cache 的直接后备;
  • System cache 是 OS 在 DRAM 里再开辟的一块"磁盘缓存",与硬件 cache 并不冲突,而是位于不同层次的两次"缓存"行为。
相关推荐
Lester_11013 天前
STM32霍尔传感器输入口设置为复用功能输入口时,还能用GPIO函数直接读取IO的状态吗
stm32·单片机·嵌入式硬件·电机控制
LCG元3 天前
低功耗显示方案:STM32L0驱动OLED,动态波形绘制与优化
stm32·嵌入式硬件·信息可视化
三佛科技-187366133973 天前
120W小体积碳化硅电源方案(LP8841SC极简方案12V10A/24V5A输出)
单片机·嵌入式硬件
z20348315203 天前
STM32F103系列单片机定时器介绍(二)
stm32·单片机·嵌入式硬件
Alaso_shuang3 天前
STM32 核心输入、输出模式
stm32·单片机·嵌入式硬件
脚后跟3 天前
AI助力嵌入式物联网项目全栈开发
嵌入式硬件·物联网·ai编程
2501_918126913 天前
stm32死锁是怎么实现的
stm32·单片机·嵌入式硬件·学习·个人开发
星马梦缘3 天前
驱动层开发——蜂鸣器驱动
stm32·单片机·嵌入式硬件·hal·驱动
小刘爱玩单片机3 天前
【stm32简单外设篇】- 测速传感器模块(光电)
c语言·stm32·单片机·嵌入式硬件
电化学仪器白超3 天前
EC20CEHDLG-128-SNNS调试记录
python·单片机·嵌入式硬件·自动化