cache,system cache 和 DRAM的关系

  1. Cache(缓存)

    • 由 SRAM 构成,集成在 CPU 内部或与 CPU 封装在一起。
    • 作用:利用程序访问的"时间/空间局部性",把 DRAM 里近期可能再用的指令/数据复制到速度高一个数量级的 SRAM 中,减少 CPU 等待 DRAM 的时间 。
    • 典型层级:L1 → L2 → L3,容量 KB~几十 MB,延迟 1~30 个时钟周期。
  2. DRAM(Dynamic RAM,常缩写成 D-RAM)

    • 主板上的"主存 / 内存条"。
    • 容量大(GB 级),成本低,但需周期性刷新,访问延迟 100 ns 级,比 SRAM 慢 1~2 个量级 。
    • 对 CPU 来说,它是 Cache 的"后备存储器(backing store)";当 Cache Miss 时才去访问 DRAM。
  3. System Cache(操作系统层面"系统缓存")

    • 软件视角的缓存,例如 Linux 的 page cache、buffer cache。
    • 仍然位于 DRAM 里,只是由 OS 而并非硬件把磁盘/文件的热门块留在内存,减少真正去读盘的次数 。
    • 与 CPU 硬件 cache 处于不同层次:硬件 cache 在 "CPU ↔ DRAM" 之间;system cache 在 "DRAM ↔ 磁盘" 之间。

关系总结(自上而下)

CPU 寄存器

↓ 1~4 周期

L1/L2/L3 Cache(SRAM,硬件自动管理)

↓ 十几~几十周期

DRAM(主存,软件可见的物理内存;内含 OS 的 system cache 区域)

↓ 毫秒级

磁盘/SSD(持久存储)

因此:

  • Cache 解决 "CPU 快、DRAM 慢" 的矛盾;
  • DRAM 是 Cache 的直接后备;
  • System cache 是 OS 在 DRAM 里再开辟的一块"磁盘缓存",与硬件 cache 并不冲突,而是位于不同层次的两次"缓存"行为。
相关推荐
m0_555762903 分钟前
STM32H7 + VS Code + OpenOCD + STLink 完整配置教程
stm32·单片机·嵌入式硬件
飞来客isdn13 分钟前
关于单片机与上位机串口通信的问题
单片机·嵌入式硬件·mcu
为何创造硅基生物18 分钟前
STM32 串口的中断,空闲中断DMA
stm32·单片机·嵌入式硬件
youcans_33 分钟前
【动手学STM32G4】(5)STM32G431之ADC采样
stm32·单片机·嵌入式硬件·adc
一丁_1 小时前
瞬态抑制二极管和稳压二极管在电路中的应用
单片机·嵌入式硬件
代码游侠1 小时前
嵌入式开发——ARM Cortex-A7内核和i.MX6处理器相关的底层头文件
arm开发·笔记·嵌入式硬件·学习·架构
VekiSon2 小时前
ARM架构——用汇编语言点亮 LED
汇编·arm开发·嵌入式硬件
Y1rong3 小时前
STM32之GPIO
stm32·单片机·嵌入式硬件
宵时待雨3 小时前
STM32笔记归纳2:GPIO
笔记·stm32·嵌入式硬件
9稳4 小时前
基于单片机的家庭安全系统设计
开发语言·网络·数据库·单片机·嵌入式硬件