逻辑资源Logic Resources：
Logic Cells：逻辑单元
Slices： vivado工程实现后可见资源利用率LUT数，FPGA选型可根据资源数选择，每个SLICE包含4个LUT。
CLB Flip-Flops：CLBs (Configurable Logic Blocks) The main, larger unit containing logic resources.可配置逻辑块，包含逻辑资源的主要较大单元。主要的逻辑资源，可用于实现组合逻辑、时序逻辑和存储单元。CLB是FPGA实现逻辑功能的基本单元，每个CLB由两个SLICE组成，每个SLICE包含4个LUT（查找表）、8个寄存器、3个MUX（多路选择器）和一个CARRY4（进位链）。
内存资源Memory Resources：
Max. Distributed RAM(Kb)：最大值。分布式随机存取存储器（千字节）
Block RAM/FIFO w/ECC (36Kb each)：带纠错码的块式随机存取存储器/先进电子控制器（每个36千字节）
Total Block RAM(Kb)：总块式随机存取存储器（千字节）
时钟资源Clock Resources：
Clock Mgmt Tiles (1 MMCM+1 PLL)：时钟管理模块（1 个 MMCM + 1 个 PLL）
接口资源I/O Resources：
Max. Single-Ended I/O Pins：最大值。单端输入/输出引脚
Max. Differential I/O Pairs：最大值。差分输入/输出对
嵌入式硬件IP资源Embedded Hard IP Resources：
DSP Slices：数字信号处理器，如加法器、乘法器、累加器
Analog Mixed Signal (AMS)/XADC：模拟混合信号
Configuration AES/HMAC Blocks
PCIe Gen2：第二代 PCI Express，PCIe Gen1到4的每代速度翻倍，带宽成倍增长
速度等级Speed Grades：
Commercial Temp (C)：商业
Industrial Temp (I)：工业
Expanded Temp (Q)：扩展
其他常见参数UserIO(HP)与Transceiver（GTH）性能权衡点。
举例某公司FPGA产品，确定slice大小后，有几个选择1000/24、600/80、850/36、600/20。
若无特殊需求，中间二者权衡较平均。
若对标Xilinx7系列选600HP/80GTH。若较佳性能选850HP/36GTH。