一、基础概念类
1.半导体（Semiconductor）：导电能力介于导体与绝缘体之间的材料，如硅、锗。
2.晶圆（Wafer）：半导体制造的基底材料，通常为圆形单晶硅片。
3.芯片（Chip/Die）：晶圆上经过一系列工艺加工形成的独立功能单元。
4.集成电路（IC）：将多个电子元件集成在单一芯片上的电路系统。
5.摩尔定律（Moore's Law）：集成电路上的晶体管数量每18-24个月翻一番。
6.光刻胶（Photoresist）：对光敏感的高分子材料，用于光刻工艺中图形转移。
7.掺杂（Doping）：向半导体中注入杂质（如硼、磷）以改变导电类型和载流子浓度。
8.外延（Epitaxy）：在晶圆表面生长一层与基底晶格匹配的半导体薄膜。
9.氧化（Oxidation）：通过高温或等离子体工艺在硅表面生成二氧化硅（SiO₂）薄膜。
10.蚀刻（Etching）：去除晶圆表面多余材料，实现图形化的工艺。
11.薄膜沉积（Thin Film Deposition）：在晶圆表面形成均匀薄膜的工艺（如CVD、PVD）。
12.化学机械抛光（CMP）：通过化学腐蚀和机械研磨实现晶圆表面平坦化的工艺。
13.离子注入（Ion Implantation）：利用高能离子将杂质注入半导体内部的掺杂工艺。
14.光刻（Lithography）：通过光照射将掩膜版图形转移到光刻胶上的核心工艺。
15.掩膜版（Mask/Reticle）：承载芯片图形的透明模板，用于光刻工艺。16.载流子（Carrier）：半导体中参与导电的粒子（电子、空穴）。
17.N型半导体（N-type Semiconductor）：以电子为主要载流子的半导体（掺杂磷、砷等）。
18.P型半导体（P-type Semiconductor）：以空穴为主要载流子的半导体（掺杂硼、镓等）。
19.PN结（PN Junction）：P型与N型半导体的交界处形成的电荷耗尽区，是半导体器件的核心。
20.晶体管（Transistor）：半导体的基本开关/放大元件，如MOSFET、BJT。
二、光刻工艺类
21.深紫外光刻（DUV）：使用193nm波长深紫外光的光刻技术，主流量产工艺。
22.极紫外光刻（EUV）：使用13.5nm波长极紫外光的光刻技术，用于7nm及以下先进工艺。
23.光刻胶涂覆（Coating）：将光刻胶均匀涂抹在晶圆表面的工序。
24.软烘焙（Soft Bake）：涂胶后低温烘烤，去除光刻胶中溶剂，增强附着力。
25.曝光（Exposure）：通过掩膜版将光照射到光刻胶上，引发光化学反应。
26.曝光机（Stepper/Scanner）：实现光刻曝光的核心设备。
27.硬烘焙（Hard Bake）：曝光后高温烘烤，提升光刻胶图形的稳定性和附着力。
28.显影（Development）：用显影液去除光刻胶中未曝光（或已曝光）部分，显现图形。
29.光刻胶剥离（Strip）：蚀刻后去除残留光刻胶的工序。
30.分辨率（Resolution）：光刻工艺能分辨的最小图形尺寸。
31.景深（DOF）：光刻系统能保持清晰成像的晶圆表面高度范围。
32.重叠精度（Overlay Accuracy）：多层图形之间的对齐精度。
33.临界尺寸（CD）：光刻图形的关键尺寸（如线宽、间距）。
34.光学邻近效应校正（OPC）：通过调整掩膜版图形补偿光刻畸变的技术。
35.相位偏移掩膜（PSM）：利用光的相位差提升光刻分辨率的掩膜技术。36.浸没式光刻（Immersion Lithography）：在光刻胶与物镜之间注入液体，提升分辨率的DUV技术。
37.双重曝光（Double Patterning）：通过两次光刻-蚀刻实现更小图形的工艺。
38.三重曝光（Triple Patterning）：三次光刻-蚀刻的图形化工艺，用于DUV延伸工艺。
39.光刻胶灵敏度（Sensitivity）：光刻胶发生光化学反应所需的最小曝光剂量。
40.显影对比度（Development Contrast）：显影后光刻胶图形的明暗差异程度。
三、薄膜沉积类
41.化学气相沉积（CVD）：通过气体化学反应在晶圆表面沉积薄膜的工艺。
42.物理气相沉积（PVD）：通过物理过程（蒸发、溅射）沉积薄膜的工艺。
43.原子层沉积（ALD）：按原子层顺序沉积，实现超薄、均匀薄膜的工艺。
44.等离子体增强化学气相沉积（PECVD）：利用等离子体激活化学反应的CVD技术。
45.低压化学气相沉积（LPCVD）：在低压环境下进行的CVD工艺，薄膜均匀性好。
46.金属有机化学气相沉积（MOCVD）：使用金属有机化合物作为前驱体的CVD技术。
47.溅射（Sputtering）：通过高能粒子轰击靶材，使靶材原子沉积到晶圆表面的PVD技术。
48.蒸发（Evaporation）：通过加热靶材使其蒸发并沉积到晶圆表面的PVD技术。
49.前驱体（Precursor）：沉积过程中参与反应的气体或材料。
50.薄膜厚度均匀性（Thickness Uniformity）：晶圆表面薄膜厚度的一致性。
51.台阶覆盖（Step Coverage）：薄膜在晶圆表面凹凸结构上的覆盖能力。52.空隙填充（Gap Filling）：薄膜填充晶圆表面间隙或孔洞的能力。
53.二氧化硅沉积（SiO₂ Deposition）：形成绝缘层的常见沉积工艺。
54.氮化硅沉积（Si₃N₄ Deposition）：用于钝化层、蚀刻阻挡层的沉积工艺。
55.多晶硅沉积（Polysilicon Deposition）：用于晶体管栅极的沉积工艺。56.金属沉积（Metal Deposition）：沉积铜、铝、钨等金属薄膜的工艺（如布线、接触孔）。
57.钛氮化钛（TiN）：常用的阻挡层、粘附层材料，通过PVD或ALD沉积。58.钨沉积（Tungsten Deposition）：用于接触孔、通孔填充的金属沉积工艺。
59.铜沉积（Copper Deposition）：用于芯片布线的金属沉积工艺（多为电镀+PVD）。
60.铝沉积（Aluminum Deposition）：传统芯片布线的金属沉积工艺。
四、蚀刻工艺类
61.干法蚀刻（Dry Etching）：利用等离子体或气体化学反应去除材料的蚀刻工艺。
62.湿法蚀刻（Wet Etching）：利用化学溶液腐蚀去除材料的蚀刻工艺。
63.等离子体蚀刻（Plasma Etching）：干法蚀刻的主流技术，通过等离子体产生活性粒子。
64.反应离子蚀刻（RIE）：结合化学腐蚀和物理溅射的干法蚀刻技术， anisotropic好。
65.各向同性蚀刻（Isotropic Etching）：蚀刻速率在各个方向相同的蚀刻方式（如部分湿法蚀刻）。
66.各向异性蚀刻（Anisotropic Etching）：蚀刻速率在垂直方向远大于水平方向的蚀刻方式（如RIE）。
67.蚀刻选择性（Etch Selectivity）：对目标材料与非目标材料的蚀刻速率比。
68.蚀刻速率（Etch Rate）：单位时间内蚀刻去除的材料厚度。
69.过蚀刻（Over Etching）：为确保目标材料完全去除，额外增加的蚀刻时间。
70.欠蚀刻（Under Etching）：目标材料未完全去除的蚀刻缺陷。
71.硅蚀刻（Silicon Etching）：针对硅基底或多晶硅的蚀刻工艺。
72.氧化物蚀刻（Oxide Etching）：针对二氧化硅等氧化物的蚀刻工艺。
73.金属蚀刻（Metal Etching）：针对铝、铜等金属的蚀刻工艺。
74.氮化硅蚀刻（Silicon Nitride Etching）：针对氮化硅的蚀刻工艺。
75.光刻胶蚀刻（Photoresist Etching）：去除光刻胶的蚀刻工艺（干法或湿法）。
76.蚀刻气体（Etch Gas）：干法蚀刻中参与反应的气体（如CF₄、Cl₂）。77.蚀刻掩膜（Etch Mask）：蚀刻过程中保护特定区域的材料（如光刻胶、氮化硅）。
78.侧向蚀刻（Lateral Etching）：水平方向的蚀刻，各向同性蚀刻中较明显。
79.蚀刻剖面（Etch Profile）：蚀刻后材料的截面形状（如垂直、倾斜）。80.蚀刻残留物（Etch Residue）：蚀刻后残留的副产物或未去除的材料。
五、掺杂与热处理类
81.扩散（Diffusion）：通过高温使杂质原子在半导体中自然扩散的掺杂工艺。
82.离子注入机（Ion Implanter）：实现离子注入的核心设备。
83.注入剂量（Implant Dose）：单位面积注入的杂质离子数量。
84.注入能量（Implant Energy）：离子注入时的加速能量，决定杂质注入深度。
85.退火（Annealing）：对晶圆进行高温处理，修复晶格损伤、激活杂质的工艺。
86.快速热退火（RTA）：短时间高温退火，减少杂质扩散的工艺。
87.高温退火（High-Temperature Annealing）：长时间高温处理，适用于深层掺杂激活。
88.掺杂浓度（Doping Concentration）：半导体中杂质原子的浓度。
89.结深（Junction Depth）：PN结在半导体中的深度。
90.激活率（Activation Rate）：注入的杂质原子中被激活成为载流子的比例。
91.晶格损伤（Lattice Damage）：离子注入导致的半导体晶格结构破坏。92.预非晶化注入（PAI）：注入惰性离子使晶圆表面非晶化，减少后续掺杂扩散的工艺。
93.硼注入（Boron Implantation）：P型掺杂的常用注入工艺。
94.磷注入（Phosphorus Implantation）：N型掺杂的常用注入工艺。
95.砷注入（Arsenic Implantation）：N型掺杂的注入工艺，扩散系数小。96.锑注入（Antimony Implantation）：N型掺杂的注入工艺，适用于深层掺杂。
97.掺杂均匀性（Doping Uniformity）：晶圆表面或内部掺杂浓度的一致性。
98.热预算（Thermal Budget）：晶圆在制造过程中承受的总高温暴露量。99.固相扩散（Solid-State Diffusion）：固体材料中原子的扩散过程。
100.杂质扩散系数（Diffusion Coefficient）：杂质原子在半导体中扩散的速率参数。
六、平坦化与封装类
101.化学机械抛光机（CMP Tool）：实现CMP工艺的核心设备。
102.抛光垫（Polishing Pad）：CMP工艺中与晶圆接触的研磨介质。
103.抛光液（Slurry）：CMP工艺中含研磨颗粒和化学试剂的液体。
104.全局平坦化（Global Planarization）：实现整个晶圆表面平坦化的工艺。
105.局部平坦化（Local Planarization）：实现晶圆局部区域平坦化的工艺。
106.抛光速率（Polish Rate）：CMP工艺中单位时间内去除的材料厚度。107.抛光选择性（Polish Selectivity）：CMP对不同材料的去除速率比。108.缺陷密度（Defect Density）：单位面积内的缺陷数量。
109.封装（Packaging）：将芯片封装在保护壳内，实现电气连接和物理保护的工艺。
110.引线键合（Wire Bonding）：通过金属引线实现芯片与封装基板电气连接的工艺。
111.倒装芯片（Flip Chip）：将芯片正面朝下，通过凸点直接与基板连接的封装技术。
112.凸点（Bump）：倒装芯片中用于电气连接的金属凸起（如焊锡凸点）。
113.封装基板（Package Substrate）：承载芯片并实现电气互连的基板。114.模塑（Molding）：用塑封料包裹芯片，提供物理保护的封装工序。
115.切割（Dicing）：将完成工艺的晶圆切割成单个芯片的工序。
116.划片道（Scribe Line）：晶圆上用于切割的预留区域。
117.背面减薄（Backside Thinning）：减少芯片厚度的工艺，适用于薄型封装。
118.热管理（Thermal Management）：封装中控制芯片温度的设计和工艺。
119.可靠性测试（Reliability Test）：验证封装后芯片长期工作稳定性的测试。
120.无引脚封装（Leadless Package）：没有外接引脚的封装形式（如QFN）。
七、测试与检测类
121.晶圆测试（Wafer Test/Probe Test）：对未切割的晶圆进行芯片功能测试的工序。
122.最终测试（Final Test）：对封装后的芯片进行全面功能和性能测试的工序。
123.探针卡（Probe Card）：晶圆测试中与芯片焊盘接触的测试工具。
124.测试机（Test Handler）：自动完成芯片测试的设备。
125.良率（Yield）：合格芯片数量占总芯片数量的比例。126.缺陷检测（Defect Inspection）：检测晶圆或芯片表面缺陷的工艺（如粒子、划痕）。
127.光学检测（Optical Inspection）：利用光学原理进行缺陷检测的技术。128.电子束检测（E-Beam Inspection）：利用电子束进行高分辨率缺陷检测的技术。
129.临界尺寸测量（CD Metrology）：测量光刻图形关键尺寸的技术。
130.薄膜厚度测量（Thickness Metrology）：测量薄膜厚度的技术（如椭偏仪、干涉仪）。
131.掺杂浓度测量（Doping Concentration Metrology）：测量半导体中杂质浓度的技术。
132.晶体管特性测试（Transistor Characterization）：测试晶体管电学特性（如I-V曲线）的技术。
133.漏电测试（Leakage Test）：测试芯片中不必要电流泄漏的测试。
134.功能测试（Functional Test）：验证芯片是否满足设计功能的测试。
135.性能测试（Performance Test）：测试芯片的速度、功耗等性能参数的测试。
136.可靠性测试（Reliability Test）：测试芯片在极端条件下的工作稳定性（如高温、高湿）。
137.失效分析（Failure Analysis）：分析芯片失效原因的技术和方法。
138.扫描电子显微镜（SEM）：用于微观结构观察和缺陷检测的设备。
139.原子力显微镜（AFM）：用于表面形貌测量的设备。
140.椭偏仪（Ellipsometer）：用于薄膜厚度和光学特性测量的设备。
八、先进工艺类
141.鳍式场效应晶体管（FinFET）：三维结构晶体管，减少漏电，提升性能，用于28nm及以下工艺。
142.全环绕栅极晶体管（GAA）：栅极完全环绕沟道的三维晶体管，适用于7nm及以下先进工艺。
143.纳米片晶体管（Nan片）：GAA的一种，沟道为纳米级薄片结构。
144.纳米线晶体管（Nanowire）：GAA的一种，沟道为纳米级线结构。
145.高K金属栅（HKMG）：采用高介电常数（High-K）材料和金属栅极的晶体管技术，减少栅极漏电。
146.应变硅（Strained Silicon）：通过应力改变硅的晶格结构，提升载流子迁移率的技术。
147.浅沟槽隔离（STI）：用氧化物填充浅沟槽，实现晶体管之间电气隔离的工艺。
148.硅化物（Silicide）：金属与硅形成的化合物（如TiSi₂、NiSi），降低接触电阻。
149.接触孔（Contact Hole）：连接晶体管与金属布线的孔洞。
150.通孔（Via）：连接不同金属布线层的孔洞。
151.金属布线层（Metal Layer）：芯片中