为什么在芯片互连中,介质的k值一直在降低?

知识星球(星球名:芯片制造与封测技术社区,星球号:63559049)里的学员问:为什么在芯片互连中,介质的k值一直在降低?有哪些低k的介质?

互连介质的k值为什么在降低?

随着 CMOS 技术进入 45nm 及以下节点 ,互连 RC 延迟成为关键瓶颈,RC延迟见文章:

< 为什么节点越小,RC延迟反而越大?>

如上图,金属线与金属线之间夹着介质层,类似于一个电容,而寄生电容是RC延迟的主要来源。

而电容的表达式为:

C=ε*A/d

C:电容值

ε:介电常数

A:电极面积 (互连金属线的宽度)

d:金属线之间的距离

如表达式可以看出,介电常数越大,电容越大,RC延迟越严重。

芯片节点与k值的关系?如上图,k值逐渐由小于2.7降到小于2.1,

各类低k介质有哪些?

相关推荐
努力搬砖的小H1 小时前
FPGA应用技巧之AXI4-FULL-MASTER IP FDMA(Fast Direct Memory)详细介绍
经验分享·fpga开发·fdma·axi总线·米联客
德思特1 小时前
2026射频微波系列直播开讲!| 射频设备、标准与方案落地全景解析
经验分享·无线通信·射频微波
Experience-摆渡2 小时前
REA:把逆向工程接给 AI Agent 的 MCP 服务器
经验分享
衫水2 小时前
红利类ETF定投与止盈策略表
经验分享
上海光华专利事务所2 小时前
【专利视点】食品领域应对《专利法》第五条的专利申请撰写策略——兼论普通食品、保健食品与药品的安全性、功能表述
经验分享
易知微EasyV数据可视化11 小时前
UE5中添加 PNG/TIF 到 Cesium 地球表面方案
经验分享·ue5·数字孪生
上海广测检测科技有限公司14 小时前
标签打印机CE与台湾BSMI+NCC双轨认证详解:多射频模块与电气安全叠加路径
经验分享
Go Work18 小时前
2026 Cadence SPB 24.1中文版安装图文详解(附安装包)
经验分享·笔记
虹科网络安全19 小时前
“顶会”看安全(十九):医疗 AI 中的差异化隐私风险
人工智能·经验分享·安全
贵州诚鑫致达科技有限公司20 小时前
PVID 是什么?端口参数三身份
服务器·经验分享