基于XC7A35T的DDR3 IP核使用

测试环境:AX7035B开发板

block设计如下图所示

这个框图中其它的东西暂且不提,主要实现的功能是能让程序跑在DDR上面,毕竟这个片子的资源太少了,要是跑多一些的功能资源不够,核心IP是红色框图中的部分,必须要添加一个QSPI的接口,这样才能让boot程序显式的从flash中将代码搬到DDR中,具体IP的配置可以参考各开发板的教材,这里有一个注意事项是mig的sys_rst引脚的处理,我一开始是将它和aresetn连接在了一起,程序跑不起来,后来改成上图的形式后可以运行,mig的时钟使用的是内部pll产生的200M,其他的没有特殊点。

剩下的是vitis程序的开发,如果只运行在local memery上,直接开发应用程序即可,如果要运行在DDR上,还需要开发boot loader程序,详细的步骤可参考https://blog.csdn.net/ZLK1214/article/details/115875025。对于boot loader没有特殊点,只需要按照参考文章建立工程,更改应用程序的存储地址即可,对于应用程序,因为只需要下载elf文件即可,更改Generate Linker Script,只需要将code部分更改到DDR即可,当然其他部分也可以改到DDR,都运行在DDR上。

刚开是我更换成了DDR,生成download.bit的时候提示没有对应的地址,以为有问题,实际上没有必要,只需要编译得到elf文件即可。

下载的时候要注意勾选格式转换,

下载完成后,掉电重启即可。

相关推荐
坏孩子的诺亚方舟15 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
u1521096484915 天前
S.S.Audio PRO A2音频隔离器
嵌入式硬件·音视频·实时音视频·视频编解码·视频
zd84510150015 天前
RS485 总线详解
单片机·嵌入式硬件
半条-咸鱼15 天前
【STM32】I2C协议原理、HAL读写与OLED显示操作
嵌入式硬件·c·信息与通信
wohoo_wangzi15 天前
苏州晟雅泰电子:关于W25Q128JVSIQ这个芯片物料的参数,规格及应用领域
嵌入式硬件
FPGA小徐15 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
科芯创展15 天前
1A,1MHz,30VIN,XZ4115,降压恒流LED驱动芯片
单片机·嵌入式硬件
集芯微电科技有限公司15 天前
四通道2A输出集成功率电感降压模块专为紧凑型方案设计
人工智能·单片机·嵌入式硬件·生成对抗网络·计算机外设
踏着七彩祥云的小丑15 天前
嵌入式测试学习第 37 天:异常场景测试:断电、拔插、干扰、非法指令
单片机·嵌入式硬件·学习
望眼欲穿的程序猿15 天前
读取芯片内部温度传感器
嵌入式硬件·rust