ZYNQ7 Processing System各个配置界面介绍

c-u-r-ry302026-01-09 16:06

Zynq Block Design 页面显示了 PS 端的各种可配置块，其中灰色部分是固定的，绿色部分是可配置的，单击可配置块，可以进入相应的配置页面。

PS-PL Configuration 页面用于配置 PS-PL 接口，包括 AXI、DMA 控制器和 ACP 总线接口。

结构和配置

4个GP AXI端口：用于控制、配置、低速数据传输。

2个主接口：M_AXI_GP0, M_AXI_GP1

2个从接口：S_AXI_GP0, S_AXI_GP1

4个高性能端口：用于高速大数据量传输 (DMA, 视频流等)。

HP0, HP1, HP2, HP3 (均为从接口)

Peripheral IO Pins 页面用于为不同的 I/O 外设配置相应 MIO/EMIO 配置。

需要根据ZYNQ芯片的原理图配置相应的PS IO。

MIO Configuration 页面用于为不同的 I/O 外设配置相应的 MIO/EMIO 引脚配置。

Clock Configuration 页面用于配置处理系统 7（Processing System 7）的外设时钟、逻辑单元时钟、DDR 和 CPU 时钟。

DDR Configuration 页面用于配置用户 DDR 控制器信息。

SMC Timing Calculation 页面用于执行 SMC 时序计算。

Interrupts 页面用于配置 PS-PL 中断端口。