标准 foundry PAD（bidirectional IO）接口解释

好，这是标准 foundry PAD（bidirectional IO） 的接口了，你给的这个
pbidir_33_33_fs_dr_v 一看就是 3.3V、双向、可配置驱动/上下拉/施密特 的 PAD cell。

---

一、PAD Cell 引脚功能说明表

模块名：pbidir_33_33_fs_dr_v

1️⃣ 数据 / 方向相关（核心）

引脚	方向（core 视角）	作用说明
pad	inout	物理引脚（bonding pad）
y	in	输出数据（core → pad）
A	out	输入数据（pad → core）
oe	in	Output Enable，1=驱动 pad
ie	in	Input Enable，1=采样 pad

---

2️⃣ 上拉 / 下拉 / Keeper

引脚	方向	作用
pe	in	Pull Enable（上拉/下拉使能）
ps	in	Pull Select：1=Pull-Up，0=Pull-Down
poe	in	Pull Override Enable（强制 pull 生效，常用于 strap）

---

3️⃣ 驱动能力 / 边沿控制

引脚	方向	作用
ds0	in	Drive Strength bit[0]
ds1	in	Drive Strength bit[1]
sr	in	Slew Rate：0=slow，1=fast

---

4️⃣ 输入特性 / 保护 / 观测

引脚	方向	作用
is	in	Input Schmitt enable（施密特触发）
sns	out	Sense pin state（pad 实际电平观测）
rto	in	Receiver Turn-Off（关输入接收器，深低功耗）

---

5️⃣ 测试 / 辅助输出

引脚	方向	作用
po	out	Pad Output monitor（内部驱动值观测）

⚠️ po / sns 多用于 DFT / debug / silicon bring-up

---

二、核心功能真值表（你最关心的）

1️⃣ 基本输入 / 输出模式（最重要）

🔹 OE / IE / Y / PAD / A

OE	IE	Y	PAD 行为	A（core）	合法性
0	0	X	Hi-Z	无效	✔
0	1	X	输入	PAD	✔ 输入
1	0	0	输出 0	无效	✔ 输出
1	0	1	输出 1	无效	✔ 输出
1	1	0	驱动+采样	0	⚠️ 不推荐
1	1	1	驱动+采样	1	⚠️ 不推荐

---

2️⃣ 上拉 / 下拉真值表（PE / PS / POE）

PE	POE	PS	PAD 上拉状态
0	0	X	无上拉/下拉
1	0	1	上拉
1	0	0	下拉
X	1	1	强制上拉（strap）
X	1	0	强制下拉（strap）

---

3️⃣ Drive Strength（DS）

常见 4 档（具体电流看 foundry 文档）

DS1	DS0	驱动强度
0	0	Weak
0	1	Medium
1	0	Strong
1	1	Max

---

4️⃣ Slew Rate（SR）

SR	边沿
0	Slow（低 EMI）
1	Fast（高性能）

---

5️⃣ 输入路径控制（IE / IS / RTO）

IE	IS	RTO	输入行为
1	0	0	普通 CMOS 输入
1	1	0	施密特输入（抗抖动）
X	X	1	接收器关闭（最低功耗）

---

IE	IS	RTO	输入类型	特性
1	0	0	CMOS	直接采样，快速但不抗抖动
1	1	0	Schmitt	滞回输入，抗抖动，略慢
0	X	0	Hi-Z	输入关闭，高阻
X	X	1	Off	接收器关闭，低功耗

三、一个"标准 GPIO PAD"推荐配置示例

🔹 GPIO 输入 + 上拉（最常见）

oe = 0
ie = 1
pe = 1
ps = 1
poe = 0
is = 1

---

🔹 GPIO 输出

oe = 1
ie = 0
pe = 0
ds1:ds0 = 根据负载
sr = 0 或 1

---

四、TL 级一句话总结（你可以直接用）

pbidir_33_33_fs_dr_v 是完整的双向 PAD cell：
Y/A/OE/IE 管功能，
PE/PS/POE 管上下拉，
DS/SR 管驱动，
IS/RTO 管输入特性，
真正的 inout 只存在于 PAD 内部。

---