Linux camera驱动开发(vivado hls不能导出ip的问题)

【 声明:版权所有,欢迎转载,请勿用于商业用途。 联系信箱:feixiaoxing @163.com】

之前电脑上安装的是vivado 2018.3,也是用它开发的zynq的相关软件。安装的时间比较早,应该是2020年的时候,也用它开发过vivado hls软件。当时的时候,c编写的hls是可以综合的,ip是可以导出来的。但是今天再次使用的时候,发现ip没有办法导出来了。

**后来通过网上检索,才知道这是vivado一个日期bug导致的。**也是相关软件,如果是2022年之后使用,需要添加一个补丁。这个时候有两种办法解决,一种是把时间退回去。还有一种就是安装补丁。不过安装补丁的时候需要注意三个地方,

1)下载补丁包;

复制代码
https://github.com/DouglasWWolf/y2k22_patch

2)解压到xilinx的根目录;

复制代码
C:/Xilinx

3)需要在根目录下执行python命令;

4)解压后的目录名必须是y2k22_patch;

5)执行C:\Python27\python.exe y2k22_patch\patch.py即可。

相关推荐
free-elcmacom16 小时前
FPGA学习笔记<2>Verilog输入
fpga开发·硬件工程
Zentceh19 小时前
0.001Lux是什么概念
图像处理·人工智能·科技·计算机视觉·车载系统·无人机·智能硬件
学习FPGA的电气小兴兴19 小时前
基于FPGA的CORDIC向量模式实现arctan运算,Verilog HDL实现
嵌入式硬件·fpga开发·数字信号处理·verilog·fpga·cordic·arctan
PixelBai1 天前
图片格式转换与 Base64 编码:JPG/PNG/WebP 选型与前端场景
图像处理
FPGA小迷弟2 天前
FPGA 应用技术能力的完整闭环(1-4)
fpga开发·dsp开发·fpga·sdr·无线电
Eloudy2 天前
FPGA 开发与 IC 数字前端设计
fpga开发
tju新生代魔迷2 天前
Verilog HDL 学习笔记(十八)| 附录C:关键字、系统任务和编译指令
fpga开发
岁月蹉跎的一杯酒2 天前
ISP 黑电平校正(BLC, Black Level Calibration/Correction)
论文阅读·图像处理·isp
free-elcmacom2 天前
FPGA学习笔记<1>FPGA的开发流程
fpga开发·硬件工程·hdl
明德扬2 天前
AD9653单通道波形怎么看?幅度、频率与基础测量入门
学习·fpga开发·fpga