Linux camera驱动开发(vivado hls不能导出ip的问题)

【 声明:版权所有,欢迎转载,请勿用于商业用途。 联系信箱:feixiaoxing @163.com】

之前电脑上安装的是vivado 2018.3,也是用它开发的zynq的相关软件。安装的时间比较早,应该是2020年的时候,也用它开发过vivado hls软件。当时的时候,c编写的hls是可以综合的,ip是可以导出来的。但是今天再次使用的时候,发现ip没有办法导出来了。

**后来通过网上检索,才知道这是vivado一个日期bug导致的。**也是相关软件,如果是2022年之后使用,需要添加一个补丁。这个时候有两种办法解决,一种是把时间退回去。还有一种就是安装补丁。不过安装补丁的时候需要注意三个地方,

1)下载补丁包;

复制代码
https://github.com/DouglasWWolf/y2k22_patch

2)解压到xilinx的根目录;

复制代码
C:/Xilinx

3)需要在根目录下执行python命令;

4)解压后的目录名必须是y2k22_patch;

5)执行C:\Python27\python.exe y2k22_patch\patch.py即可。

相关推荐
花月mmc11 小时前
FPGA数字信号处理与深度学习
嵌入式硬件·深度学习·fpga开发·信号处理
幻智星科技12 小时前
UDP桥接IP产品简介
tcp/ip·fpga开发·udp·硬件架构
女神下凡12 小时前
芯参谋(76):电源监控复位芯片电路设计指南
arm开发·单片机·嵌入式硬件·fpga开发·设计规范
国科安芯13 小时前
LEO卫星里的IO脉冲事件通信,毛刺误触发解析及处理方案
单片机·嵌入式硬件·fpga开发·低轨卫星·商业航天·抗辐射
Riwuarua21 小时前
从近似0基础开始FPGA开发——Part.25:GT 高速收发器架构与 KU5P 资源规划
fpga开发·架构
星夜离尘561 天前
FPGA 三点中值滤波:不补零、不丢背压样本的流式实现
fpga开发
Solange__1 天前
航天科普怎么用AI生成3D场景?从科学约束、尺度分层到网页展示的完整方案
图像处理·人工智能·游戏·3d·ai·自然语言处理·关卡设计
t_niu_niu1 天前
bilateral_filter_paper
图像处理·verilog·双边滤波器
hexiaoyan8271 天前
互联卡设计方案:504-PCIE X16 金手指 FPGA Aurora协议互联卡
fpga开发·测试载板·互联卡·fpga aurora协议·夹板连接器·板卡互联
星夜离尘561 天前
FPGA 二进制数如何变成十进制显示:可背压的逐位 BCD 转换器
fpga开发