8K/16K 超高清图像 、内存带宽受限 、低延迟抓拍 场景下的最优 ISP 离线方案。
核心解决：超大帧全帧缓存占满内存、带宽爆炸、处理延迟高三大痛点。
一、先搞懂：为什么普通离线模式扛不住 8K 大帧？
先回顾传统离线 ISP的致命问题：
- 全帧缓存 ：Sensor 输出一整帧 8K RAW → 必须全部写完 DDR，ISP 才能开始处理
- 内存峰值极高 ：8K 10bit RAW = 3840×2160×10bit ≈ 10MB / 帧；16K 直接 40MB+
- 带宽压力大：全帧写入 DDR + 全帧读出 ISP → 瞬时带宽拉满
- 延迟高 ：必须等存完整帧才处理，端到端延迟大
结论：超高清大帧用传统离线，内存不够用、带宽不够跑、延迟扛不住。
二、Tile 离线核心原理
把一整张大图，切成无数个小方块（Tile），Sensor 传完一个小方块，ISP 立刻离线处理一个小方块，不用等整张图传完。
1. 什么是 Tile？
Tile = 图像分块，固定大小的矩形区域
- 常用尺寸：256x256、512x256、128x128（硬件对齐最优）
- 一帧 8K 图像 = 横向 15 块 × 纵向 8 块 = 120 个 Tile
- Tile 之间无重叠、无缝拼接，最后拼回完整图像
2. 核心工作机制（流水线并行）
Sensor逐行输出 → 实时切割成Tile → 一个Tile写完DDR → 立刻触发ISP离线处理三个关键并行特性：
- 接收不等待：Sensor 还在传后面的 Tile，ISP 已经在处理前面的 Tile
- 内存只存一小块 ：同一时间 DDR 只缓存1~4 个 Tile ，内存占用降低90%+
- 带宽平滑：不是一次性读写全帧，而是小块均匀读写，无峰值带宽
三、可视化对比：传统离线 VS Tile 离线
1. 传统离线（全帧模式）
[ Sensor 传输全帧 ] → [ 全帧写入DDR ] → [ ISP 处理全帧 ] → [ 输出 ]
等待时间：全帧传输时间 + 全帧处理时间
内存占用：一整帧RAW大小2. Tile 离线（分块模式）
Sensor传Tile1 → 写入DDR → ISP处理Tile1 → 输出Tile1
Sensor传Tile2 → 写入DDR → ISP处理Tile2 → 输出Tile2
...
所有Tile处理完 → 拼接成完整图像✅ Sensor 传输 和 ISP 处理 完全并行 ✅ 延迟 = 单个 Tile 传输时间 + 单个 Tile 处理时间 ✅ 内存 = 1~2 个 Tile 大小
四、Tile 离线 ISP 完整硬件 / 软件流程
这是芯片原厂（海思 / 瑞芯微 / 安霸）通用标准流程，直接对应工程代码逻辑。
阶段 1：硬件分块配置
-
配置 Tile 几何参数
- 块宽：256、块高：256
- 图像总宽高：必须是 Tile 尺寸的整数倍（不足补黑边）
- 行 / 列对齐：满足 ISP 硬件总线要求
-
开启 Tile 离线模式
- 关闭 ISP 全帧离线
- 使能Tile DMA 模式：硬件自动识别 Tile 边界
- 配置 Tile 缓冲区：只申请 2~4 个 Tile 大小的环形缓存（极小）
阶段 2：实时分块捕获（Sensor→DDR）
- Sensor 开始输出 RAW 数据
- 硬件实时切割：每攒满一个 Tile 数据，立刻写入 DDR
- 硬件自动标记：
Tile有效、Tile坐标、Tile序号 - 写入完成 → 自动触发中断，通知 ISP 处理
阶段 3：Tile 离线处理（DDR→ISP→DDR）
- ISP 收到 Tile 中断，不等待其他块，直接读取当前 Tile
- 运行完整 ISP 流水线：
BLC → LSC → Demosaic → AE/AWB → 降噪 → 色彩校正 - 处理完成，输出 YUV/RGB Tile，写回 DDR
- 立刻释放该 Tile 缓存，给下一个块使用
阶段 4：Tile 拼接与输出
所有 Tile 处理完成后：
- 按坐标顺序拼接成完整图像
- 直接编码 JPEG / 存储，无需再缓存全帧 RAW
五、Tile 离线 3 大核心优势
以8K 10bit RAW为例：
| 指标 | 传统全帧离线 | Tile 离线（256x256） | 提升幅度 |
|---|---|---|---|
| 内存占用 | ~10MB | ~256KB（单块） | 降低 97% |
| 处理延迟 | 全帧传输 + 处理 | 单块传输 + 处理 | 降低 80%+ |
| 内存带宽峰值 | 全帧读写 | 均匀小块读写 | 无峰值，带宽降低 60% |
额外关键优势
- **支持超超大帧（16K/32K）**不受内存大小限制，理论上可以处理无限分辨率
- 低功耗带宽降低 → DDR/ISP 功耗大幅下降
- 稳定性更强不会因为大帧导致系统内存不足、带宽抢占死机
六、关键技术细节
1. Tile 尺寸怎么选？
- 最优推荐：256x256兼容绝大多数 ISP 硬件，对齐性最好，无硬件浪费
- 宽幅传感器：512x256横向更长，减少块数量
- 小内存设备：128x128内存占用极低，但块数量变多，软件管理稍复杂
2. ISP 算法兼容性
Tile 离线不是简单切图，ISP 算法必须支持：
- 2D 滤波边界处理：Tile 边缘不出现黑线、亮线
- 3A 统计分块：AE/AWB 按全局统计，也可以按照单块计算
- LSC（镜头阴影校正）：支持分块局部校正
主流芯片 ISP 硬件原生支持 Tile 算法，不用自己改底层。
3. 同步机制
- 硬件自动管理 Tile 顺序
- 环形缓冲区：2~4 个 Tile 足够流水线运行
- 无丢块、无错位、无需软件复杂同步
七、代码伪代码示例（通用逻辑）
cpp
// 1. 配置Tile参数
ISP_TILE_ATTR_S stTileAttr;
stTileAttr.u32TileWidth = 256; // 块宽
stTileAttr.u32TileHeight = 256; // 块高
stTileAttr.bEnOfflineTile = HI_TRUE; // 开启Tile离线
HI_MPI_ISP_SetTileAttr(ISP_ID_0, &stTileAttr);
// 2. 初始化Tile环形缓存（仅申请2块空间）
HI_MPI_VI_CreateTileBuffer(VI_PIPE, 2);
// 3. 启动捕获：硬件自动分块写入
HI_MPI_VI_StartTileCapture(VI_PIPE);
// 4. 循环处理每个Tile（中断/轮询）
while(1)
{
// 获取一个完成写入的Tile
VI_TILE_S stTile;
HI_MPI_VI_GetReadyTile(VI_PIPE, &stTile);
// ISP离线处理 单Tile
HI_MPI_ISP_ProcessTile(ISP_ID_0, &stTile);
// 获取处理后的输出Tile
ISP_OUT_TILE_S stOutTile;
HI_MPI_ISP_GetOutputTile(ISP_ID_0, &stOutTile);
// 按坐标拼接 / 直接编码
TileMerge(&stOutTile);
// 释放缓存
HI_MPI_VI_ReleaseTile(&stTile);
// 所有块处理完成，退出
if(AllTileDone()) break;
}八、最适合的应用场景
- 8K/16K 专业相机抓拍
- 安防超清摄像头（4K 以上）
- 工业视觉大分辨率扫描
- 内存极小的嵌入式设备
- 低延迟抓拍需求（无人机、运动相机）
九、总结
Tile 离线 ISP = 大帧救星 用分块并行处理 ，把超大帧的内存占用、带宽压力、处理延迟 全部降到最低，是超高清图像离线拍照的标准工业方案。
- 核心逻辑：大图切小块，传一块、处理一块，不等全帧
- 最大价值：8K/16K 大帧能跑、内存占用极低、无带宽峰值
- 工程关键：硬件自动分块、流水线并行、Tile 无缝拼接
- 适用必选 ：只要你做4K 以上超清抓拍、内存小、低延迟，直接用 Tile 离线