[SZ901]下载器常规功能及速度设置(53M MAX)

速度设置

打开软件配置页

在JTAG配置区域

  1. 勾选要修改JTAG通道,设置分频系数
  2. 设置参数->更新参数(完成设置,无需重启)
  3. 设置速度2.5M-53M

注意:JTAG速度高速时,ila的时钟不要太慢哦。

连接FPGA设备

打开Vivado硬件管理界面(Open HwadwareManager)

方法1

  1. open target -> Auto Connect或状态栏图标

  2. 右键localhost,选择Add Xilinx Virtual Cabe(XVC)

  3. 设置设备IP地址及JTAG通道对应端口号并确认

    端口号设置可以为2540,2541,2542,2543

    分别对应硬件JTAG 0,1,2,3

  4. 重复2,3步骤,修改不同端口号,可以打开其它JTAG端口 常规模式,同一vivado 仅支持一个FPGA连接,可进行连接切换

方法2

VIVADO 正常识别FPGA,速度高达52.6M。

注意:此过程需要连接FPGA,才可以进行下一步

相关推荐
FPGA小迷弟12 小时前
【无标题】
fpga开发·dsp开发·fpga·sdr·无线电
szxinmai主板定制专家13 小时前
【工控实战】RK3568/RK3588 8路隔离CAN/CANFD完整解决方案|多路总线并行通信、车载/工控量产落地
人工智能·fpga开发·zynq·mpsoc·半导体设备
郝旭帅电子设计团队17 小时前
Xilinx FPGA的BANK标号命令规则
fpga开发·郝旭帅电子设计团队·郝旭帅
威嵌神州21 小时前
天脉 3 开发环境与 BSP 适配:IDE license、驱动开发、飞腾平台
ide·驱动开发·嵌入式硬件·fpga开发
FPGA小迷弟1 天前
FPGA 应用技术能力的完整闭环(5-8)
fpga开发·dsp开发·fpga·sdr·无线电
狂奔蜗牛(bradley)1 天前
搞定100ns抖动:ARM+FPGA混合EtherCAT主站实战方案
嵌入式硬件·fpga开发
free-elcmacom2 天前
FPGA学习笔记<2>Verilog输入
fpga开发·硬件工程
学习FPGA的电气小兴兴2 天前
基于FPGA的CORDIC向量模式实现arctan运算,Verilog HDL实现
嵌入式硬件·fpga开发·数字信号处理·verilog·fpga·cordic·arctan
FPGA小迷弟2 天前
FPGA 应用技术能力的完整闭环(1-4)
fpga开发·dsp开发·fpga·sdr·无线电
Eloudy3 天前
FPGA 开发与 IC 数字前端设计
fpga开发