[SZ901]下载器常规功能及速度设置(53M MAX)

速度设置

打开软件配置页

在JTAG配置区域

  1. 勾选要修改JTAG通道,设置分频系数
  2. 设置参数->更新参数(完成设置,无需重启)
  3. 设置速度2.5M-53M

注意:JTAG速度高速时,ila的时钟不要太慢哦。

连接FPGA设备

打开Vivado硬件管理界面(Open HwadwareManager)

方法1

  1. open target -> Auto Connect或状态栏图标

  2. 右键localhost,选择Add Xilinx Virtual Cabe(XVC)

  3. 设置设备IP地址及JTAG通道对应端口号并确认

    端口号设置可以为2540,2541,2542,2543

    分别对应硬件JTAG 0,1,2,3

  4. 重复2,3步骤,修改不同端口号,可以打开其它JTAG端口 常规模式,同一vivado 仅支持一个FPGA连接,可进行连接切换

方法2

VIVADO 正常识别FPGA,速度高达52.6M。

注意:此过程需要连接FPGA,才可以进行下一步

相关推荐
坏孩子的诺亚方舟6 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐7 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐7 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH7 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡8 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安8 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐8 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯9 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客9 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA9 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发