FPGA----vitis测试linux程序

1、vivado 2019.2版本以后删除了xilinx sdk,采用vitis替代,但这个vitis开发linux程序真的太费劲儿了,我今天来记录一下。

2、平台创建

(1)在vivado 2019.2中导出包含bit的.xsa文件

(2)在vitis中基于xsa创建平台,取消勾选这个启动组件

(3)生成平台后,依据一下步骤点开

(4)生成bif file以及boot components directory

首先,将petalinux下生成的<project>/images/linux 这一整个文件夹,移动到你的windows系统(不能有中文名),并将linux文件夹重命名为linux_boot,在linux_boot文件夹下新建文件"linux.bif"写入以下内容

bash 复制代码
//arch = zynqmp; split = false; format = BIN
the_ROM_image:
{
    [bootloader, destination_cpu = a53-0]<fsbl.elf>
    <pmufw.elf>
    <bl31.elf>
    <system.dtb>
    <u-boot.elf>
}

如果是7000系列的zynq,则写入以下内容

bash 复制代码
//arch = zynq; split = false; format = BIN
the_ROM_image:
{
    [bootloader] zynq_fsbl.elf
    system.dtb
    u-boot.elf
}

(5)boot components directory就是你的linux_boot文件夹路径

(6)bif file就是你刚刚写的linux.bif文件路径

3、linux的TCF在哪里设置?

藏得太深了,真服了

相关推荐
NamoAmitabha1289 分钟前
ARM 不懂寄存器,它只懂内存地址---deepseek
fpga开发·zynq--ps
FPGA小迷弟2 小时前
FPGA 千兆以太网帧格式全解:从 IEEE 802.3 帧结构到 Verilog 收发实现
人工智能·5g·fpga开发·架构·硬件架构
幻智星科技3 小时前
FPGA数据采集接口选型终极指南
fpga开发·udp·硬件架构
星夜离尘564 小时前
用 SystemVerilog 写一个可背压的流式 RLE 编码器:计数拆分、包尾与 flush 的完整实现
fpga开发
NamoAmitabha1288 小时前
ARM 不懂寄存器,它只懂内存地址--deepseek
fpga开发·zynq--ps
hahaha601620 小时前
3NRD降噪算法FPGA实现8并行度设计
fpga开发
松小白song21 小时前
一次“载电流显示为 0“的排查经历:负值钳位引发的踩坑
fpga开发
yingheceping1 天前
复旦微FPGA开发板厂商TOP5甄选榜:2026选型参考
fpga开发·fpga
NamoAmitabha1281 天前
PL 端的 GPIO IP(AXI GPIO)---PS控制----deepseek
fpga开发·zynq--ps
hahaha60161 天前
3D降噪算法YUV降噪FPGA实现
fpga开发