FPGA----vitis测试linux程序

1、vivado 2019.2版本以后删除了xilinx sdk,采用vitis替代,但这个vitis开发linux程序真的太费劲儿了,我今天来记录一下。

2、平台创建

(1)在vivado 2019.2中导出包含bit的.xsa文件

(2)在vitis中基于xsa创建平台,取消勾选这个启动组件

(3)生成平台后,依据一下步骤点开

(4)生成bif file以及boot components directory

首先,将petalinux下生成的<project>/images/linux 这一整个文件夹,移动到你的windows系统(不能有中文名),并将linux文件夹重命名为linux_boot,在linux_boot文件夹下新建文件"linux.bif"写入以下内容

bash 复制代码
//arch = zynqmp; split = false; format = BIN
the_ROM_image:
{
    [bootloader, destination_cpu = a53-0]<fsbl.elf>
    <pmufw.elf>
    <bl31.elf>
    <system.dtb>
    <u-boot.elf>
}

如果是7000系列的zynq,则写入以下内容

bash 复制代码
//arch = zynq; split = false; format = BIN
the_ROM_image:
{
    [bootloader] zynq_fsbl.elf
    system.dtb
    u-boot.elf
}

(5)boot components directory就是你的linux_boot文件夹路径

(6)bif file就是你刚刚写的linux.bif文件路径

3、linux的TCF在哪里设置?

藏得太深了,真服了

相关推荐
学习FPGA的电气小兴兴21 分钟前
基于FPGA的CORDIC向量模式实现arctan运算,Verilog HDL实现
嵌入式硬件·fpga开发·数字信号处理·verilog·fpga·cordic·arctan
FPGA小迷弟19 小时前
FPGA 应用技术能力的完整闭环(1-4)
fpga开发·dsp开发·fpga·sdr·无线电
Eloudy1 天前
FPGA 开发与 IC 数字前端设计
fpga开发
tju新生代魔迷1 天前
Verilog HDL 学习笔记(十八)| 附录C:关键字、系统任务和编译指令
fpga开发
free-elcmacom1 天前
FPGA学习笔记<1>FPGA的开发流程
fpga开发·硬件工程·hdl
明德扬1 天前
AD9653单通道波形怎么看?幅度、频率与基础测量入门
学习·fpga开发·fpga
ERROR:991 天前
GPT Images 2.5将手稿转时序图效果不佳
fpga开发
尤老师FPGA1 天前
声学相机介绍
fpga开发
科恒盛远1 天前
ZU902 FMC194 可编程宽带信号源实测
fpga开发·硬件工程·信号处理
大盛供应链·卢生2 天前
哪些国产芯片可以替代进口芯片,哪些替代不了
fpga开发·容器