FPGA----vitis测试linux程序

1、vivado 2019.2版本以后删除了xilinx sdk,采用vitis替代,但这个vitis开发linux程序真的太费劲儿了,我今天来记录一下。

2、平台创建

(1)在vivado 2019.2中导出包含bit的.xsa文件

(2)在vitis中基于xsa创建平台,取消勾选这个启动组件

(3)生成平台后,依据一下步骤点开

(4)生成bif file以及boot components directory

首先,将petalinux下生成的<project>/images/linux 这一整个文件夹,移动到你的windows系统(不能有中文名),并将linux文件夹重命名为linux_boot,在linux_boot文件夹下新建文件"linux.bif"写入以下内容

bash 复制代码
//arch = zynqmp; split = false; format = BIN
the_ROM_image:
{
    [bootloader, destination_cpu = a53-0]<fsbl.elf>
    <pmufw.elf>
    <bl31.elf>
    <system.dtb>
    <u-boot.elf>
}

如果是7000系列的zynq,则写入以下内容

bash 复制代码
//arch = zynq; split = false; format = BIN
the_ROM_image:
{
    [bootloader] zynq_fsbl.elf
    system.dtb
    u-boot.elf
}

(5)boot components directory就是你的linux_boot文件夹路径

(6)bif file就是你刚刚写的linux.bif文件路径

3、linux的TCF在哪里设置?

藏得太深了,真服了

相关推荐
nature_forest13 小时前
vivado2018.2固化程序方法之.bin文件固化法
windows·fpga开发
m0_46644103詹湛13 小时前
FPGA时序优化与高速接口实战手册
笔记·学习·fpga开发·硬件架构·verilog
upper202013 小时前
从零开始做Verilog实验--01--4位计数器
fpga开发
upper202013 小时前
从零开始动手做Verilog实验--02--模为60的BCD加法器
fpga开发
nbwenren14 小时前
基于AD9250数据接收的FPGA纯Verilog实现JESD204B协议及三套工程源码支持
fpga开发
upper202014 小时前
从零开始动手做Verilog实验--03--自动售卖机
fpga开发
salipopl1 天前
FPGA中AXI-FIFO主机接口的自定义实现与versal读写工程分析
网络·fpga开发
觉感1 天前
25、Verilog RTL 级低功耗设计(下)
fpga开发·verilog教程
可编程芯片开发2 天前
基于均匀线阵混频信号和FFT变换的相移波束形成算法FPGA实现
fpga开发·fft变换·均匀线阵·混频信号·相移波束形成
汽车仪器仪表相关领域2 天前
Kvaser USBcan Pro 2xHS v2:双通道高速 CAN/FD 专业级 USB 接口,汽车与工业总线深度开发与诊断的核心工具
网络·人工智能·功能测试·fpga开发·汽车·可用性测试