FPGA----vitis测试linux程序

1、vivado 2019.2版本以后删除了xilinx sdk,采用vitis替代,但这个vitis开发linux程序真的太费劲儿了,我今天来记录一下。

2、平台创建

(1)在vivado 2019.2中导出包含bit的.xsa文件

(2)在vitis中基于xsa创建平台,取消勾选这个启动组件

(3)生成平台后,依据一下步骤点开

(4)生成bif file以及boot components directory

首先,将petalinux下生成的<project>/images/linux 这一整个文件夹,移动到你的windows系统(不能有中文名),并将linux文件夹重命名为linux_boot,在linux_boot文件夹下新建文件"linux.bif"写入以下内容

bash 复制代码
//arch = zynqmp; split = false; format = BIN
the_ROM_image:
{
    [bootloader, destination_cpu = a53-0]<fsbl.elf>
    <pmufw.elf>
    <bl31.elf>
    <system.dtb>
    <u-boot.elf>
}

如果是7000系列的zynq,则写入以下内容

bash 复制代码
//arch = zynq; split = false; format = BIN
the_ROM_image:
{
    [bootloader] zynq_fsbl.elf
    system.dtb
    u-boot.elf
}

(5)boot components directory就是你的linux_boot文件夹路径

(6)bif file就是你刚刚写的linux.bif文件路径

3、linux的TCF在哪里设置?

藏得太深了,真服了

相关推荐
HUSTCH202110 小时前
FPGA中的LUT和DSP
fpga开发
Riwuarua14 小时前
从近似0基础开始FPGA开发 -- part.4 FPGA-PS(MicroBlaze)
fpga开发
zlinear数据采集卡21 小时前
FRAM铁电存储器原理深度解析:D223校准参数的“永久保险箱“
arm开发·人工智能·stm32·单片机·fpga开发·开源
明德扬1 天前
Quartus Prime Pro 26.1 更新了什么?Arria 10 FPGA 工程升级与迁移注意事项
fpga开发
9527华安2 天前
Xilinx Zynq7000系列FPGA纯verilog图像缩放,串口上位机动态调整缩放分辨率,提供4套工程源码和技术支持
fpga开发·图像缩放·zynq7000
Riwuarua2 天前
从近似0基础开始FPGA开发 -- part.3 ila与debug
fpga开发
松小白song2 天前
FPGA架构解密:为何要用750kHz低频时钟驱动二级缓存?
fpga开发
Riwuarua2 天前
从近似0基础开始FPGA开发 -- part.2 仿真
fpga开发
unicrom_深圳市由你创科技3 天前
国产FPGA的芯片选型应该考虑哪些因素?
fpga开发
明德扬3 天前
高速采集选 Direct RF 还是外置 ADC/FMC?从采样率、JESD204B 和开发周期对比
fpga开发·fpga