考研408计算机学科专业基础——计算机组成原理复习

考研408计算机学科专业基础------计算机组成原理复习

核心说明：本笔记聚焦考研408计算机组成原理（计组）高频考点、必背知识点，贴合命题规律（选择+大题），剔除冗余内容，突出重难点，适配冲刺复习与基础巩固，兼顾理解性与记忆性，助力快速掌握计组核心内容。

第一章 计组核心基础（必背，选择题高频）

一、计算机系统层次结构

1. 层次划分（从下到上，核心记"硬件与软件的接口"）：硬件层→微程序层→机器语言层→操作系统层→汇编语言层→高级语言层。

2. 核心考点：各层次的功能边界，重点区分硬件层（物理硬件）、操作系统层（资源管理）、高级语言层（用户编程）的作用。

二、冯·诺依曼体系结构（必背，高频考点）

1. 核心思想：存储程序、程序控制（指令和数据一同存储，按地址顺序执行）。

2. 五大组成部分：运算器、控制器、存储器、输入设备、输出设备（记准名称，选择题常考组成辨析）。

3. 核心特点：指令和数据存放在同一存储器中，按地址访问，指令执行具有顺序性。

三、计算机性能指标（选择题必考）

1. 主频（CPU时钟频率）：单位GHz，主频越高，CPU运算速度越快（注意：主频≠运算速度，需结合CPI判断）。

2. CPI（每条指令平均时钟周期数）：CPI越小，指令执行效率越高，运算速度越快。

3. 吞吐率：单位时间内完成的指令数（反映CPU整体处理能力）。

4. 响应时间：从提交任务到完成任务的总时间（反映系统实时性）。

第二章 存储器层次结构（必考，选择+大题高频）

一、存储器层次结构原理（核心必背）

1. 层次划分（从快到慢、容量从小到大、成本从高到低）：寄存器→Cache→主存→外存。

2. 核心依据：局部性原理（时间局部性：近期访问的指令/数据易再次访问；空间局部性：相邻地址的指令/数据易被连续访问）。

3. 核心目的：解决CPU与主存速度不匹配的问题，平衡速度、容量与成本。

二、主存储器（内存，重点）

1. 存储介质（必背辨析）：

① DRAM（动态RAM）：需要定期刷新，容量大、成本低，用于主存；

② SRAM（静态RAM）：无需刷新，速度快、成本高，用于Cache。

2. 主存地址映射（大题可能涉及）：

① MAR（地址寄存器）：存储要访问的主存地址；

② MDR（数据寄存器）：存储从主存读出/写入的数据；

③ 地址线位数与主存容量：容量=2^{地址线位数（如32位地址线，容量=2}32字节=4GB）。

3. 主存带宽：单位时间内主存读写的数据量，计算公式：带宽=存储周期×每个周期读写的字节数（选择题常考计算）。

三、Cache（高速缓冲存储器，必考）

1. 作用：介于CPU和主存之间，缓解CPU与主存的速度差距，提高CPU访问数据的效率。

2. 映射方式（必背，选择题+大题高频）：

① 直接映射：Cache块号=主存块号 mod Cache总块数；优点：速度快、实现简单；缺点：冲突率高。

② 全相联映射：主存块可映射到Cache任意块；优点：冲突率低；缺点：速度慢、实现复杂。

③ 组相联映射：结合前两者，主存块映射到Cache指定组的任意块；性价比最高，实际应用中最常用。

3. 替换算法（必背，选择题高频）：

① LRU（最近最少使用）：高频考点，优先替换近期最少访问的Cache块；

② FIFO（先进先出）：简单易实现，替换最早进入Cache的块；

③ OPT（最优替换）：理论上最优，替换未来最久不访问的块，无法实际实现（仅作理论对比）。

四、外存储器（了解，选择题低频）

常见类型：硬盘、U盘、光盘；核心特点：容量大、速度慢、成本低，用于存储大量不常用的数据和程序。

第三章 指令系统（必考，选择+大题高频）

一、指令的组成（必背）

指令由**操作码（OP）+ 地址码（ADDR）**组成：

① 操作码：决定指令的功能（如加法、减法），位数决定指令的种类多少；

② 地址码：决定操作数的地址（或操作数本身），位数决定寻址范围。

二、指令寻址方式（必背，大题高频）

重点掌握8种寻址方式，明确每种方式的特点和有效地址计算：

1. 立即寻址：地址码就是操作数（如MOV AX, 1234H）；速度最快，无需访问内存。

2. 直接寻址：地址码是操作数在主存的地址；只需访问一次内存。

3. 间接寻址：地址码是操作数地址的地址；需访问两次内存，寻址范围大。

4. 寄存器寻址：操作数在寄存器中；速度最快（无需访问内存）。

5. 寄存器间接寻址：寄存器中存储的是操作数在主存的地址；需访问一次内存。

6. 相对寻址：有效地址=PC（当前指令地址）+ 地址码（偏移量）；常用于分支跳转指令。

7. 基址寻址：有效地址=基址寄存器+地址码；适合多道程序环境，用于定位内存空间。

8. 变址寻址：有效地址=变址寄存器+地址码；常用于数组访问，变址寄存器可灵活修改。

三、指令格式与指令集体系结构

1. 指令格式：

① 定长指令格式：所有指令长度相同，执行速度快，RISC（精简指令集）常用；

② 变长指令格式：指令长度不同，指令种类多，CISC（复杂指令集）常用。

2. CISC与RISC的区别（必背，选择题高频）：

① CISC：指令多、复杂，寻址方式多，适合通用计算机（如x86架构）；

② RISC：指令少、简单，寻址方式少，适合嵌入式、高性能计算机（如ARM架构）。

第四章 CPU的组成与工作原理（必考，大题高频）

一、CPU的组成（必背）

CPU由运算器（ALU）+ 控制器（CU）+ 寄存器组组成：

1. 运算器（ALU）：执行算术运算（加减乘除）和逻辑运算（与、或、非），是CPU的"计算核心"。

2. 控制器（CU）：控制指令的执行流程，是CPU的"指挥核心"，负责取指、译码、执行的协调。

3. 寄存器组：用于临时存储指令、数据和中间结果，提高CPU执行效率。

二、寄存器组（必背，选择题+大题）

1. 通用寄存器：AX、BX、CX、DX等，用于存放操作数、中间结果，可灵活使用。

2. 专用寄存器（核心必背）：

① PC（程序计数器）：存储下一条要执行的指令地址，指令执行后自动加1；

② IR（指令寄存器）：存储当前正在执行的指令；

③ PSW（程序状态字）：存储CPU的状态信息（如进位标志、溢出标志、中断允许标志）。

三、CPU的工作周期（必背，大题高频）

CPU执行一条指令的完整流程（循环执行）：取指周期→译码周期→执行周期→访存周期（必要时）。

1. 取指周期：CPU从主存取出指令，存入IR，PC自动加1（指向 next 指令）；

2. 译码周期：控制器对IR中的操作码进行译码，确定指令的功能和操作对象；

3. 执行周期：ALU根据译码结果，执行相应的运算或操作，更新寄存器内容；

4. 访存周期：若指令需要读写主存（如取操作数、存结果），CPU与主存交换数据（无需访存则跳过）。

四、流水线技术（高频，选择+大题）

1. 定义：将CPU的工作周期拆分为多个阶段（如取指、译码、执行、写回），多个指令并行执行，提高CPU的吞吐量和效率。

2. 核心性能指标：吞吐率（单位时间内完成的指令数）、加速比（流水线执行与串行执行的时间比）、效率（流水线的利用率）。

3. 流水线冒险（必背，大题常考解决方法）：

① 结构冒险（资源冲突）：多个指令竞争同一硬件资源；解决方法：增加硬件资源、优化资源分配。

② 数据冒险（数据依赖）：后一条指令需要前一条指令的结果；解决方法：数据旁路（Forwarding）、插入空操作（NOP）、编译器优化。

③ 控制冒险（分支跳转）：分支指令导致PC跳转，破坏流水线顺序；解决方法：分支预测、延迟分支。

第五章 计组高频易错点与命题总结

一、高频易错点（规避选择题陷阱）

1. 主频越高，CPU运算速度不一定越快（需结合CPI，CPI越小，运算速度才越快）；

2. DRAM需要刷新，SRAM无需刷新，二者的应用场景（主存vs Cache）不可混淆；

3. 指令寻址方式中，立即寻址的地址码是操作数，不是地址，直接寻址的地址码是主存地址；

4. 流水线冒险的三种类型及解决方法，不可混淆结构冒险与数据冒险的区别；

5. CISC与RISC的核心区别，重点记指令复杂度、寻址方式多少的差异。

二、命题规律总结

1. 选择题：侧重基础知识点辨析（如冯·诺依曼结构、存储器层次、寻址方式、CISC/RISC）、简单计算（主存容量、带宽）；

2. 大题：侧重综合应用（如Cache映射与替换、CPU工作周期流程、流水线冒险分析、指令寻址方式应用）；

3. 复习重点：存储器层次结构、指令系统、CPU组成与工作原理（三大核心模块，占计组命题的70%以上）。

（注：文档部分内容可能由 AI 生成）