半桥 IGBT/MOS 驱动自举电路原理与设计计算

一、自举电路基础原理

1. 电路构成与工作机制

本文为了简化问题，分析固定占空比下，即针对一个PWM周期内的设计。自举拓扑为半桥上管栅极驱动器提供非隔离电源，核心由自举二极管 和自举电容器组成，部分集成驱动 IC 已内置二极管，仅需外接电容。

充电过程 ：下桥臂 IGBT/MOS 导通时，直流母线电压经自举二极管给自举电容充电，电容两端电压升至V_BS（驱动电源电压）。
供电过程：下桥臂关断、上桥臂导通时，自举电容作为浮动电源，为上桥臂栅极驱动器供电。
循环过程：上下桥臂交替开关，电容持续充放电，维持上桥驱动电源。

2. 核心约束与失效风险

自举电容电压不足会触发驱动器欠压关断（UVLO），导致系统故障甚至损坏功率器件。电容最大电压受以下因素限制：

自举电阻R_BOOT上的压降
自举二极管正向压降V_F
下桥开关导通压降（V_CEON或V_FP）
下桥侧采样电阻（若存在）上的压降

二、自举电路等效模型

1. 等效电路划分

将自举电路简化为两部分：

左侧充电电路 ：由电源V_BSMAX（驱动 IC 供电电压V_CC扣除静态压降）、开关S1（下桥臂）、自举电阻R_BOOT组成，为自举电容补充电荷。
右侧消耗电路 ：由栅极电荷负载Q_G、漏电流I_leak组成，消耗自举电容的电荷。

2. 关键参数定义

参数	含义
`V_BS`	自举电容两端电压（上桥驱动电源电压）
`V_BSMAX`	自举电容可达到的最大电压（近似驱动 IC 供电电压`V_CC`）
`D`	PWM 占空比，`D = T_ON/T_S`（`T_ON`为下桥导通时间，`T_S`为 PWM 周期）
`f`	PWM 开关频率，`f = 1/T_S`

三、稳态过程分析（单 PWM 周期内的`V_BS`行为）

自举电容电压V_BS由两部分组成：

直流压降 ：下桥导通（T_ON）期间，自举电阻上的压降，决定V_BS的平均电压。
交流纹波 ：由自举电容充放电特性产生，主要由电容容量决定，可在下桥关断（T_OFF）时计算。

四、自举电阻`R_BOOT`设计计算

1. 电荷需求与平均电流

上桥驱动一个开关周期内，自举电路需提供的总电荷量：

Q_{TOT} = Q_G^* + I_{leak}*T_S

其中，Q_G为功率器件栅极电荷与驱动 IC 电平位移电荷之和，I_leak为高压侧电路漏电流。

流经自举电阻的平均电流：

Iavg= (Q_G+ I_{leak}*T_S})/T_{ON} =(Q_G*f + I_{leak})/D

2. 自举电阻压降公式

自举电阻两端的平均压降：

V_{Rboot} = (Q_G*f + I_{leak})/D*Rboot

若驱动 IC 的电平位移电荷与漏电流可忽略，公式简化为：

V_{Rboot} = Q_G*f *Rboot/D

在设计中，是否可以忽略内部电平位移电路所需的电荷和栅极驱动器高压侧电路提供的直流电流，建议查一下数据手册，或向厂商咨询。

五、自举电容`C_BOOT`设计计算

1. 纹波电压公式

下桥关断（T_OFF）期间，自举电容需提供的总电荷量：

Q_{TOT} = Q_G+ I_{leak}*T_{OFF} = Q_G+ I_{leak}*(1-D)*T_S

自举电压的纹波幅值：

Delta V_{BS} = Q_{TOT}/C_{boot}

纹波仅与总电荷和电容容量相关，电容越大，纹波越小。

六、两种典型工况下的电压跌落分析

电压跌落V_drop指V_BS从最大值V_BSMAX下降的幅度（即纹波最低值与最大值的差值），分为两种工况：

1. 低占空比工况（充电不足）

条件：占空比D<4*R{boot}*C{boot}}/{T_S}（充电时间小于 4 倍 RC 时间常数），此时充电不充分，V_Rboot占主导。

电压跌落公式：

V_{drop} = V_{Rboot} + Delta V_{BS}/2

2. 高占空比工况（充电充分）

条件：占空比D＞＞4*R{boot}*C{boot}}/{T_S}（充电时间远大于 4 倍 RC 时间常数），此时充电充分，可忽略自举电阻压降。

电压跌落公式： V_{drop} = Delta V_{BS}

七、最小占空比设计

为保证上桥驱动电压不低于 UVLO 阈值，需计算系统可接受的最小占空比D_MIN（忽略纹波时）： D_{MIN} =(Q_G*f + I_{leak})/V_{drop}*R_{boot}

其中，V_drop为电源可接受的最大压降（V_drop = V_{CC} - V_BS(min)}，V_BS(min)}为上桥最低驱动电压）。

八、设计仿真案例

1. 仿真条件

Q_G^* = 40nC，f = 20kHz（T_S = 0.05ms），I_leak = 200μA，R_{boot} = 220Ω
V_{BSMAX} = 15V，允许最大压降V_drop = 2V（目标V_{BS(min)} = 13V）
对比C_{boot} = 47nF、1μF，占空比D = 10%、30%

绿色和黄色曲线表示使用47nF自举电容器在两种占空比下的 VBS。紫色和红色曲线表示使用1µF自举电容在两种占空比下的VBS。可以看自举电压值得大小受占空比影响，而电压得纹波受自举电容大小影响。

2. 关键结论

自举电容越大，纹波越小（1μF电容的纹波远小于47nF）。
占空比越低，电压跌落越大：D=10%时电压跌落超过 2V，不满足设计要求；D≥11%时可满足V_{BS(min)} ≥ 13V。

九、设计核心结论

驱动功率核心 ：由功率器件栅极电荷Q_G、驱动 IC 电平位移电荷Q_{LS}及漏电流I_leak共同决定，需完整纳入计算。
器件选型关键 ：
- 自举电阻R_BOOT：决定自举电容的平均电压，影响低占空比下的电压跌落。
- 自举电容C_BOOT：决定自举电压的纹波大小，电容越大纹波越小。
电压跌落约束 ：自举电压必然低于驱动 IC 供电电压V_CC，需按系统最小占空比选型器件，确保上桥驱动电压始终高于 UVLO 阈值，避免器件失效。