这个 LCEDA 系列写到第七篇，前面聊了扩展、AI 插件、桥接、开发、避坑、反推。最后一篇，我想做个更硬核也更实用的实验:把立创EDA 接上本地大模型，让 AI 基于我自己的芯片资料来检查设计，全程离线，数据不出内网。
用到的是广场里两个扩展:AI本地知识库(112 下载)和 MCP Bridge(214 下载)。
为什么非要"本地"?
很多人用 AI 辅助设计，直接调云端大模型就完事了。但对我这种做产品的，有个绕不开的顾虑:资料是敏感的。
芯片选型手册、公司的设计规范、还没发布的产品原理图------这些东西上传到云端，心里总不踏实。尤其我平时既做 STM32H753 的 MCU 板，也搞 Hi3519 这类视觉处理板，后者的方案资料保密性要求更高，根本不允许出内网。
所以思路就变成：大模型跑本地，知识库也放本地，AI 基于我自己的资料回答，数据全程不出门。这就是 AI本地知识库这个扩展的价值------它做的是本地 RAG，你把资料喂进去，AI 检索你的资料来回答，而不是满嘴通用套话。
整个链路怎么搭
链路其实很清晰，三个环节。
立创EDA 这头，负责提取设计上下文------把原理图的连接关系、网络清单导出成 AI 能读的文本。
MCP Bridge 做中间层。它主打免配置开箱即用，支持语义级原理图审查，还能把 eda.* 的 API 透传出去。相当于给 AI 开了一扇能真正读懂、也能操作电路的门。
本地大模型 + 本地知识库 是大脑。模型在本地跑，知识库里装的是我自己整理的芯片规则资料。AI 拿到 EDA 提取的上下文后，对照知识库逐条比对。
实测：让本地 AI 查一块 H753 板子
我拿一块画到一半的 STM32H753 核心板做了测试，流程分四步。
第一步，喂资料。 我把 H753 的电源设计规则整理进本地知识库------VCAP 电容怎么接、去耦电容的距离要求、CAN 终端电阻、USB 差分阻抗这些。这些资料我本来就有，平时就在维护。
第二步，提上下文。 用 MCP Bridge 提取原理图的连接关系和网络清单，变成 AI 能读的结构化文本。
第三步，AI 比对。 AI 拿着上下文，对照知识库里的规则，逐条检查：每个 VCAP 是不是接了 2 颗 2.2µF?每个 VDD 附近有没有 100nF 去耦？CAN 总线两端有没有各放 120Ω?USB 差分对阻抗和等长对不对？
第四步，出报告。 AI 列出疑似问题和位置，我人工复核后修改。
它到底查出了什么
结果挺有意思。AI 揪出了几个官方 DRC 绝对查不出来的问题。
它发现 VCAP2 只接了 1 颗电容------而规则要求每个 VCAP 并 2 颗 2.2µF 来降低 ESR，我确实漏了一颗。它还指出 U1 有个 VDD 引脚附近没放 100nF 去耦电容，而去耦电容应该距引脚小于 5mm。另外 CAN_H/CAN_L 缺了终端电阻，总线两端本该各接一个 120Ω。
同时它也确认了几项是 OK 的:USB 差分对的 90Ω 阻抗和 P/N 等长没问题，VDDA 的上电时序也对(在 VDD 之后上电)。
这些问题的共同点是：它们全都不是"物理错误"，而是"电气语义错误"。 官方 DRC 只看间距、孔径、丝印重叠这些物理规则，它根本不知道"这颗芯片的 VCAP 引脚需要 2 颗电容"。这种基于芯片专属知识的检查，只有把规则喂给 AI 才做得到。
泼盆冷水：别全信 AI
必须说清楚:AI 查出来的是"疑似问题"，不是"判决书"。
它偶尔会误报------比如把一个我故意留的测试点当成悬空引脚。也可能漏报------知识库里没写的规则，它自然查不出。所以第四步的"人工复核"绝对不能省。
正确的用法是:把 AI 当成一个不知疲倦、记性超好的助手，让它先把可疑的地方全标出来，你再逐个确认。 它的价值是"不让你漏看"，而不是"替你拍板"。尤其是电源、时序这种关键部分，最后一定是人来定。
一句话收尾，也给整个系列收尾
把立创EDA 接上本地大模型，配上自己的知识库，数据不出门，还能查出官方 DRC 够不着的电气语义问题------这是目前我觉得 AI + EDA 最实用、也最让人安心的一种用法。
这个七篇的 LCEDA 系列到这里就完整了。从扩展广场的全景盘点，到 AI 插件的真假之辨，到桥接架构的趋势，到自己动手做扩展，到论坛避坑，到反推神器，再到今天的本地 AI 检查------一条线走下来，你会发现立创EDA 早已不只是一个画图工具，而是一个能被 AI 深度改造的开放平台。
工具在进化，但工程师的判断力，永远是最后那道关。
转载请联系作者 | AI的探索之旅 | 让技术发挥最大价值