Altium + Quilter 搭建指南

一、架构与原理

复制代码

Altium Designer(本地)              Quilter(云端浏览器)
┌─────────────────────┐    上传     ┌──────────────────────┐
│ .SchDoc 原理图        │ ────────>  │ 文件解析 + 约束提取     │
│ .PcbDoc 起始板文件    │            │ Circuit Comprehension │
│ .PrjPcb 工程文件      │            │ ↓ RL 并行探索候选布局   │
│                      │  <──────── │ 多个候选 + 物理评分卡    │
│ 终审 DRC / 修改 /     │  下载回     │                      │
│ 出 Gerber            │  .PcbDoc   └──────────────────────┘
└─────────────────────┘

关键点:Quilter 不是插件,不是 Altium 内的功能,而是云端服务 。Altium 侧无需安装任何东西,往返都是原生文件(.PcbDoc),无专有格式锁定。这是它对比其他方案最大的工程优势------你的 CAD 环境始终是最终裁判。

二、前置条件

项目	要求
Altium Designer	近期版本即可(能出 `.PcbDoc`/`.SchDoc`/`.PrjPcb` 就行;无需任何导出脚本------那是 Allegro/Xpedition 转 IPC-2581 才需要的)
Quilter 账号	app.quilter.ai 注册,60 秒内可到 dashboard,无需销售通话
原理图	必须完整且自己审过------Quilter 只做布局,不验证电路正确性
板子规模	最佳区间 100--1000 元件、引脚密度 <20%;上限约 2000--5000 引脚
网络	能访问 app.quilter.ai(纯浏览器操作)

免费层规则(重要):

个人、学术、以及符合条件的初创(<10 人且年营收 <$50K)全功能免费、无限迭代
⚠️ 免费层条款允许 Quilter 用你的上传数据做训练------机密/商业设计别传免费层!商业用途走企业版(含 IP 商业授权 + 不拿你的数据训练),支持云/自托管/完全离网部署

三、完整工作流(按 Quilter 官方文档)

Step 0 - Altium 原理图准备(决定 AI 理解你的电路有多准)

Quilter 会解析原理图来自动提取物理约束,所以在 Altium 里要把"意图"用原生对象表达清楚:

网络类:电源网络、差分对、关键信号网络都建 Net Class / Differential Pair(Altium 的 Objects 分类)-> Quilter 的 Circuit Comprehension 能自动识别
去耦电容显式标记:Bypass Cap 要明确 ID/分配关系,让 Quilter 知道哪个电容旁路哪个 IC(它后续的物理检查会查 pin-to-pin 距离、回路里有无过孔)
每页原理图电路逻辑完整
⚠️ 多通道设计 :能解析层级原理图,但不支持多通道对称布局------重复通道会被独立布局
提交前自己过一遍 ERC,Quilter 不会帮你修错误,只会"忠实地布错的东西"

Step 1 - Altium 里生成"起始板文件"(.PcbDoc)

新建关联 PCB 文件,必须包含三要素:

要素	要求
板框	画在 Mechanical 1 层(Altium 专用要求,Quilter 只认这层;KiCad 才是 Edge.Cuts)。Quilter 不会帮你定/改板框
封装	所有元件封装已加载进板文件。Quilter 不会替你换封装/选封装
网表	与最新原理图同步(先 Import Changes from Schematic)

放置策略(核心技巧):

预放置的元件和预布的铜 = 锁定,Quilter 不动它们
接口连接器、开关、安装孔、LED 等机械约束件 -> 放进板框并放好位置
其余想让 AI 摆的元件 -> 留在板框外面(Quilter 会自动放进板框并布局)
❌ 不要上传一块已经布完的板------没有自由度,AI 无事可做

建议同时做的:

跑一遍 DRC,确保规则(线宽/间距/过孔)符合你的制板厂能力,Quilter 会读板文件里的设计规则
画 Rooms(区域约束)表达布局意图,如"这组元件放这块"

Step 2 - 上传到 Quilter

app.quilter.ai -> 新建 Project -> 新建 Job
上传 .SchDoc + .PcbDoc + .PrjPcb(工程文件可选但推荐,帮助同步和复杂 DRC 解析;Altium 不用打 zip,只有 Xpedition 才用 zip)
Quilter 解析后给你预览:板文件渲染、元件数/引脚数汇总、解析错误
出错可 "Replace Files" 整体重传(有效约束会保留)

Step 3 - Circuit Comprehension(约束确认,最关键的人工环节)

Quilter 从原理图提取约束后,你要逐项审核、增删:

✅ 去耦电容归属验证
✅ 差分对验证
✅ 晶振位置约束
✅ 电源网络(按网络类加,讨论电源铺铜策略)
✅ 特定网络线宽要求
✅ 阻抗控制(按网络类)
✅ 开关电源变换器布局约束(电感/输入输出电容)
✅ Rooms 与保留铺铜

这一步等于把"工程师和 layout 工程师开工前的交底会"数字化了。认真做,这直接决定候选板质量。

Step 4 - 选叠层

指定:制板厂(用于匹配其工艺能力)、层数、公差。想比较 4 层 vs 6 层?可以并行提交多个 Job。

Step 5 - 提交

命名 -> Submit。之后:

探索时长 15 分钟 ~ 24 小时(视复杂度),通常 1 小时内出第一批候选
邮件通知:首个成功候选 + 完工汇总
典型迭代次数:2--5 轮/项目(下载->改->重传,同项目内无限次免费)

Step 6 - 审查候选

侧边栏逐个看候选布局,每个带物理评分卡:布通率、DRC 合规、去耦回路检查、差分对相位失配、电源载流(IPC 线宽)、晶振距离等------都是基于原理图上下文的电路级检查,不只是几何 DRC。挑一个最满意的。

Step 7 - 下载回 Altium 收尾

下载候选 -> 得到原生 .PcbDoc,直接在 Altium 打开
跑 Altium 自己的 DRC 做最终裁决
人工精修层(必须自己做):
- 丝印清理、基准点、测试点、位号摆放
- 长度微调、时钟拓扑终审(AI 的 SI 优化不是终点)
- 检查急性角、细线、热焊盘开窗等细节
出 Gerber/ODB++、钻孔、装配图 -> 送 fab

四、省钱技巧:混合工作流(Quilter 官方支持)

计费按"上传时未布线的引脚数"。所以:

在 Altium 里手动预布关键的 20%(高速总线、敏感模拟、射频、电源主干、BGA 扇出)-> 这些已布引脚不计费 -> 上传 -> Quilter 绕开你的工作布完剩余 80%。

预布的铜被锁定,AI 不会碰。这同时是质量控制手段:最需要工程判断的部分自己掌握,体力活交给 AI。

五、参考节奏(来自官方"4 小时工作流" + Speedrun 实证)

阶段	耗时
导入 Quilter + 确认板定义/叠层/预放置	15--30 分钟
标记关键网络 + 确认约束	15--30 分钟
Quilter 并行生成(挂机,等邮件)	1 小时内首批,全程 1--24 小时
审查候选选优	30--45 分钟
回 Altium 终审 + 精修 + 出 Gerber	30--45 分钟

Speedrun 实证对照:同一设计(843 元件 SBC)人工 layout 外报价 200 小时/板 ,Quilter SOM 数小时 、底板约一天 完成,实造可开机跑浏览器。注意其定位:验证板/小批量阶段的价值最大;百万片级量产的成本极致优化,仍然建议资深人类设计师主导。

六、踩坑清单

板框不在 Mechanical 1 -> Quilter 识别不了,直接卡住
上传了已布完的板 -> 没活干,白跑
原理图没标 Net Class/去耦归属 -> Circuit Comprehension 提取不出约束,物理评分卡形同虚设
机密设计传免费层 -> 条款允许用你的数据训练,等于泄密
BOM 变动 >10% -> 算新项目重新计费(10% 内算同一项目免费迭代)
多通道板 -> 不做对称布局,通道各自摆,可能不满足你的预期
跳过人工终审直接投产 -> AI 布通 ≠ 生产就绪;丝印/测试点/基准点/文档(Speedrun 的 58 条 DFM 发现里 48 条是文档和 BOM 问题)都是人工环节

七、起步路径建议

注册免费账号(app.quilter.ai,60 秒)
挑一块你熟悉的旧板 ------已完成布局的那种------把布局清掉(保留板框 + 连接器位置)再上传,拿 Quilter 的结果和你自己的人工布局对比,这是最客观的评估方式(官方 FAQ 也推荐这个办法)
首块正式项目可预约官方 guided onboarding(1.5 小时工程师陪跑),免费
中等复杂度验证板跑顺后,再上 BGA/高速板