FPGA 基础 HDMI视频输入与环路输出实验 ，选自ALINX 黑金云课堂 FPGA 免费直播课。该课程由 ALINX 资深工程师团队倾力打造，从 0 到 1 系统化教学，帮助每位工程师跨过 FPGA 开发门槛。
🔍 ALINX ：关注 ALINX，进入视频号 即可查看完整黑金云课堂 FPGA 视频教程。配合笔记学习效果更佳。
HDMI 输入环路输出 FPGA 实验教程
一、实验概述
（一）实验背景与行业价值
HDMI 是主流高清多媒体数字接口，覆盖消费电子、工业视觉检测、医疗内窥镜等场景，依靠高带宽、低延迟实现无压缩音视频传输。其底层包含 TMDS 差分传输、视频时序解析、色彩空间转换等核心技术，是 FPGA 嵌入式视觉开发的基础入门实验。
（二）实验核心学习目标
- 掌握 HDMI 物理层电气特性、TMDS 编码原理、VESA 标准视频时序逻辑；
- 完整实操 HDMI 输入环路输出工程，熟悉 FPGA 视频数据流处理全流程；
- 培养硬件调试、时序故障排查能力，具备独立设计 FPGA 基础视频模块的能力。
（绿色软件关🐖FPGA黑金云课堂领取课件）
二、实验原理深度解析
（一）HDMI 核心 TMDS 传输机制
HDMI 采用最小化传输差分信号（TMDS）技术，将 8 位 RGB 像素数据编码为 10 位差分串行信号，抑制电磁干扰，保障长距离信号完整性，支持 720P、1080P、4K 等多种分辨率无压缩音视频同步传输。
（二）核心硬件收发芯片
-
HDMI 接收芯片 SiI9011/SiI9013
解析 HDMI 差分串行信号，输出 24bit 并行 RGB 数据，同步输出行同步 HS、场同步 VS、数据使能 DE 信号，适配多分辨率输入源；
-
HDMI 发送芯片 SiI9134
接收 FPGA 并行视频数据，重新编码为标准 TMDS 差分信号，支持最高 4K@30Hz 画面输出；
-
硬件优势
芯片配套并行数据接口，降低 FPGA 高速串行协议解析难度，内置色彩转换功能，节约 FPGA 逻辑资源。
（三）VESA 标准视频时序规范
-
扫描机制
采用逐行扫描，画面分为有效视频区与消隐区（前肩、同步脉冲、后肩），消隐区间用于电子束回扫复位；
-
关键时序信号
行同步 HSync、场同步 VSync、数据使能 DE，是 FPGA 区分有效像素与消隐空白的核心标识；
-
标准分辨率参数
不同分辨率对应固定像素时钟、行总像素、场总行数、同步极性，如 1080P@60Hz 像素时钟 148.5MHz，行场同步极性为正；VGA 640×480 同步极性为负，工程设计必须严格匹配参数。
三、系统架构与核心模块设计
（一）整体数据链路
HDMI 输入源 → SiI9013 接收芯片 → FPGA 主控逻辑 → SiI9134 发送芯片 → HDMI 显示器
（二）各模块功能说明
-
输入解码模块（SiI9013）
完成高速差分串行信号转并行视频数据，输出同步时序信号；
-
FPGA 核心逻辑（系统中枢）
- I2C 配置模块：初始化 SiI9013、SiI9134 芯片，设置分辨率、传输模式；
- PLL 时钟模块：生成匹配对应分辨率的像素时钟；
- 视频转发逻辑：接收 RGB 与时序信号，原样缓存、转发至输出端，可拓展图像处理功能；
-
输出编码模块（SiI9134）
将 FPGA 并行视频数据编码为 HDMI 标准差分信号，驱动显示设备。
💡 完整视频讲解可前往 ALINX 视频号进行直播回看
更多细节欢迎关注我们黑金云课堂全年免费直播课，
黑金云课堂九月直播日历 我们将在每周二、三、四，同步推进 Verilog开发、Vitis开发、Linux开发三大系列，带你从零开始，稳扎稳打掌握 FPGA 开发全流程！
| 系列 | 内容定位 |
|---|---|
| Verilog开发 | 硬件描述语言基础、逻辑设计、仿真调试 |
| Vitis开发 | Zynq软硬件协同、外设驱动、网络协议栈 |
| Linux开发 | 嵌入式Linux系统移植、驱动编写、应用开发 |