参考链接（如有侵权请联系删除）
02 使用OrCAD进行STM32F103硬件原理图设计_哔哩哔哩_bilibili
一、简介
Cadence（楷登电子） ，全称Cadence Design Systems, Inc.（纳斯达克股票代码：CDNS），是一家成立于1988年，总部位于美国加州圣何塞的电子设计自动化（EDA）领域的全球关键领导者。
📜 历史与使命
Cadence由SDA Systems和ECAD两家公司合并而成，通过自研与战略并购（如收购Quickturn、Tensilica等），迅速成长为行业巨头。
公司的核心使命是提供软件、硬件及IP（知识产权）产品，帮助客户将设计理念变为现实 。其"智能系统设计（Intelligent System Design）"战略，旨在通过计算软件为从芯片（Silicon）到系统（Systems）的工程设计提供全面加速。
🚀 核心业务与产品
Cadence提供业内最全面、集成度最高的端到端解决方案，覆盖了电子设计的完整流程。
-
芯片设计与实现 ：提供从RTL到GDS的完整数字设计流程，以及在模拟、射频和混合信号设计领域领先的Virtuoso Studio 平台。同时提供丰富的Design IP（如Tensilica DSP、Denali存储IP及各种接口IP）。
-
系统验证 ：提供包括Xcelium 仿真、Jasper 形式化验证、Palladium 硬件仿真和Protium FPGA原型验证在内的多引擎验证平台。其硬件仿真加速器与软件解决方案的组合，能有效缩短验证周期。
-
封装与PCB设计 ：旗下的Allegro 平台是PCB设计领域的行业标准，用于复杂、高速、高密度的印刷电路板设计。同时提供从传统封装到先进3D-IC封装的全套解决方案。
-
系统级分析与多物理场仿真：提供涵盖电磁场（EM）、信号/电源完整性（SI/PI）、计算流体动力学（CFD）等多物理场仿真分析产品组合。
🌍 市场与影响力
Cadence的服务覆盖超大规模计算、5G通信、汽车、航空航天、消费电子及生命科学等最具活力的市场。一个广为流传的说法是，世界上几乎每一颗半导体芯片在设计中都使用了Cadence的解决方案。
公司全球拥有超过13,000 名员工（中文资料显示约8,100名），2025年营收达52.9亿美元 。因其卓越的企业文化，Cadence已连续12年被《财富》杂志评为"全球最佳工作场所"之一。
🤖 最新发展：全面拥抱AI
Cadence正积极将AI技术深度融入其产品组合。
-
AI驱动设计 ：推出了如Cerebrus （数字实现优化）和Allegro X AI（PCB布局布线自动化）等工具，显著提升设计效率。
-
自主AI智能体 ：2026年，Cadence发布了业界首款具备全自主能力的AI虚拟工程师（ChipStack AI Super Agent） 。该智能体可独立执行复杂的芯片设计和验证工作，据称能将验证周期从数周缩短至不到一天。此外，还发布了针对PCB和先进封装的AuraStack AI Super Agent平台。
二、安装（自行跳转至吴老师的视频学习安装Cadence SPB 16.6）
Cadence Orcad Allegro Sigrity相关软件资源下载分享 持续更新 敬请关注 -- 吴川斌的博客
三、初步使用
3.1 选择软件进入，准备画PCB
画原理图的软件：
caputrue或者design开头没有多大的差别，带了CIS就是表示带了数据库的
画PCB的软件：
3.2 切换不同性能的画原理图的软件（其实也也可应用于切换为其他的PCB画图工具）
选择经典版本，A开头的是带有扩展功能的
3.2 创建工程，project和design都一样，最后给出的还是design的.dsn文件
点击design
3.3 design作为资源管理器
3.4 PAGE1就是常见的原理图，作图界面
3.4 cache中的右击tileblock0，有replace和update，应用于替换元器件和更新元器件
3.5 这个库是放在当前的项目工程的专属元器件库
3.6 PAGE1重命名为Schematic1，开始画原理图
3.7 学会11个左右的快捷键就够用了
3.8 按p健，将公共库的元器件库导入当前项目库，然后放置元器件（和AD差不多，导入自己的库放置元器件）
点击文件夹按钮
下面这个是cad自带的库的位置
中间的part list是元器件
3.9 这里解释一下design cache里面会将你使用了的元器件存在design cache，方便你查看来源，同时方便替换元器件
3.10 可搜索元器件，点击add添加，单健操作：R：旋转；H/V：镜像翻转（需要cad处于输入法英文模式）
3.11 调整为EDA那种的井线的背景，在Preferences...中的第二个，
点选"Snap To grid"（吸附到网格）按钮却感觉"不能吸附"或"拖不动/乱跑"，是一个很常见的问题。这通常不是因为按钮坏了，而是因为网格设置、缩放比例或抓取点的问题。就是自动吸附的范围被缩小了。
切换背景
左边应该是原理图，右边是PCB的。
核心就是调整原理图编辑器中背景网格的显示样式（点状还是方格线）、可见性以及吸附行为。
针对你关心的"点状"和"方格线"，具体对应关系如下：
-
切换点状/线状 ：在 Grid Style（网格样式） 一栏中，勾选 Dots 就是背景显示为点状网格 ，勾选 Lines 就是显示为方格线（通常二选一）。
-
开启/关闭背景网格 ：勾选上方的 Displayed（显示），背景才会显示网格；取消勾选则背景全白（无网格）。
另外，截图里其他几项也顺便帮你解释一下，方便你调出理想的效果：
-
Grid spacing（网格间距） ：这里显示
1 / 1 of pin to pin，表示网格步长与元件引脚间距保持1:1比例（通常是100mil或2.54mm），调整这个数值可以改变网格的疏密。 -
Pointer snap to grid（指针吸附）：开启后，鼠标光标和拖动的元件会自动"吸"到网格交点上，方便对齐；关闭则可以实现微米级的自由移动。
-
Fine / Coarse / Master ：这是 Altium 软件特有的"三级网格预设"。Master 是主网格基准，Fine 和 Coarse 是按下快捷键
G时快速切换的粗细两档预设（通常用于画线时临时切换步长）。
总结一下 ：如果你想改变背景是"点"还是"格子"，直接操作截图里 Grid Style 下的两个单选框即可。如果你是想彻底关掉背景网格眼不见为净，取消勾选 Displayed 就行。
3.12 准备画基于8051的单片机的最小系统（供电电路、复位电路、时钟电路）
3.12.1 供电电路
这是带0符号（用于PCB仿真）的GND
选择正常的原理图的电源地GND
电源
（1）使其芯片的GND引脚可视化，右键芯片，进入edit part，双击未显示的引脚，开启visiable，使其引脚长度稍微长一些，关闭当前元器件编辑页面，可以更新当前工程，然后yes
short
（2）导入DISCRETE库，找到电容，电阻（国标是方块，国际是电阻丝型状）
CAP就是C and P（C&P），那个NP是无极性
（3）完成，某些复杂的需要电平转换电路
3.12.2 复位电路
（1）在DISCRETE找到开关SW，画复位电路
首次上电后，电容两端的电压不能突变，电容处相当于短路，MCU的复位引脚被拉高从而复位，然后电容两端逐渐电压平衡，像开路，所以，RST又被10k和GND拉低，然后MCU正常启动运行
对于低电平复位的 MCU，电路接法通常是反过来的：VCC 经过 10k 电阻接到 RST，然后 RST 再接电容到 GND。
3.12.3 时钟电路
3.13 链接引脚，并给上网络标签命名，点连线，连好一条按下esc，按F4快速重复放置，然后，Place Net Alias,命名好后点中线，然后再次双击可以像EDA那种正常编辑名字，重复点可以正常的增长最后的数字
3.14 学习总线设计，点击总线分支线按钮place bus entry，有了这斜线才能够接一根大的总线，点击place bus。place bus entry和place bus搭配使用构成总线。总线的网络标签命名有规定必须最后带上类似的0:7或者0-7
总线入口
蓝色的是bus
3.15 使用带信号方向的网络标签，箭头向左背向引脚为输出，箭头向右朝向引脚为输入
3.16 同一个引脚上的符号，有**"同页符"** 和**"跨页符"的优先级区分** 。在电气原理图（如EPLAN、Altium、CAD等软件）中，"同页符" 和**"跨页符"** 是用来表示信号或网络连接走向的图形符号。它们的作用是代替繁杂的物理连线 ，让图纸保持清晰。可以查看属性栏的优先级高的名字
3.16 禁止连接符，无法使用delete删除该符号，注意删除这个禁止连接符，需要再点一次
删除这个禁止连接符，需要再点一次
3.17 区分一些带编辑属性的功能，和不带编辑属性的功能，根据颜色的鲜艳程度去区分，黑色或者灰色的是一些描述信息
以下无编辑属性
3.18 插入图片
3.19 交叉的线，可以使用这个交叉节点使其相连接起来
四、常用的快捷键介绍
待更新
4.1 重复放置。连线状态激活的情况下连了一根，然后按F4，重复放置
