通信系统核心技术概念解析

基带与中频 基带:指未经调制的原始信号频率范围,通常是低频信号。基带传输是短距离传输的典型方式,无需载波调制和发射环节,例如串口通信、I2C 总线等接口通信均属于基带传输。其特点是信号直接在信道中传输,无需频率搬移。 中频:是将高频信号通过混频转换后的中间频率,便于信号处理。按频率范围可分为低中频(如 70MHz、140MHz、20MHz)和高中频(如 800MHz),中频的选择需权衡滤波性能、噪声抑制和硬件实现复杂度。 信息速率与符号速率 区别: 信息速率(比特率):单位时间内传输的二进制位数,单位为 bps(比特 / 秒),反映信息传输的快慢。 符号速率(波特率):单位时间内传输的符号数,单位为 Baud(波特),反映信号波形变化的速率。 关系:信息速率 = 符号速率 × 每个符号携带的比特数(由调制方式决定,如 2ASK 每个符号 1 比特,QPSK 每个符号 2 比特)。 单位差异:两者单位不同(bps vs Baud),仅当每个符号携带 1 比特信息时(如 2ASK),数值上相等。 I/Q 支路 定义:I 支路(同相支路,In-phase)和 Q 支路(正交支路,Qouadrature)是相干解调中正交载波的两个分量,相位相差 90°。 区分方式:接收端通过与本地正交载波(余弦载波对应 I 支路,正弦载波对应 Q 支路)相乘实现分离。信号经解调后,同相分量落入 I 支路,正交分量落入 Q 支路。 作用:通过正交复用可在相同带宽内传输两路独立信号,提高频谱利用率(如 QPSK 调制通过 I/Q 支路传输 2 比特 / 符号)。 突发传输(BRUST) 特点:非连续、短时间的脉冲式数据传输,常见于移动通信(如 GSM 帧结构)和卫星通信。 对接收机的要求: 快速同步:需在突发信号起始段完成载波同步、位同步和帧同步; 高效信道估计:短时间内准确估计信道衰落特性; 低功耗设计:非传输时段可关闭部分模块以节省能量。 LDPC 编码 定义:低密度奇偶校验码(Low-Density Parity-Check Code),一种线性纠错编码。 作用:通过构造稀疏校验矩阵引入冗余信息,接收端利用迭代译码算法(如置信传播算法)纠正传输过程中的错误,显著降低误码率,提高通信系统的可靠性。广泛应用于 5G、卫星通信、存储系统等场景。 加扰与解扰 加扰:发送端将原始数据与伪随机序列(扰码)进行异或运算,打破长 0 或长 1 序列的规律性。 解扰:接收端使用相同伪随机序列对加扰后的数据再次异或,恢复原始数据。 作用: 使信号频谱分布更均匀,避免功率集中在特定频率导致的干扰; 消除长 0 / 长 1 序列对定时同步的影响,确保接收端能准确提取时钟信息。 成型滤波 作用:对基带信号进行频谱整形,限制信号带宽并消除码间串扰。 原理:通过设计特定的滤波器(如升余弦滤波器、根升余弦滤波器),使信号满足奈奎斯特第一准则(抽样点无串扰),同时将大部分能量集中在有限带宽内,减少对相邻信道的干扰。 生成多项式与初相 生成多项式:用于描述线性编码(如卷积码、CRC 码)的编码规则,决定输入数据与校验位的映射关系。多项式的阶数和系数直接影响编码的纠错能力和复杂度。 初相:指载波信号的初始相位(如 0° 或 90°),影响相干解调的相位参考。初相偏差可能导致解调错误,需通过载波同步技术(如 Costas 环)进行补偿。 伪码时钟 与信号带宽的关系:伪码时钟频率决定伪码序列的速率,信号带宽约为伪码速率的 1.2-1.5 倍(取决于成型滤波特性)。伪码速率越高,信号带宽越宽。 决定因素:伪码时钟决定了信号的时间分辨率和抗干扰能力。高伪码速率可提高测距精度(如 GPS 系统)和抗截获性能,但会增加系统复杂度和功耗。

相关推荐
hi冻鱼12 小时前
PCIe + DDR架构(一):实测——块长从4 KiB 换 1 MiB,带宽从133 MB/s 涨到 3179 MB/s
性能测试·fpga·pcie·mig·xdma·1024程序员节·ddr3
FPGA小迷弟14 小时前
用 Claude Code 重构遗留系统:从评估到落地的完整指南
fpga开发·dsp开发·fpga·1024程序员节·sdr·无线电
十@八九2 天前
VS Code 接入 AMD Vivado 2026.1 AI 助手:从 VSIX 到 MCP 实战
人工智能·fpga·vs code·vivado·mcp
Enclustra_China2 天前
FPGA设计的隐藏难题:算力、功耗与散热如何平衡?
fpga开发·fpga·fpga解决方案
泛联新安9 天前
VHawk-CDC:FPGA跨时钟域检查怎么选?
fpga·亚稳态·fpga验证
星夜离尘5611 天前
流水线 valid 对齐自检:输入气泡和中途复位怎么测
fpga·systemverilog·流水线·vivado·testbench
星夜离尘5612 天前
FPGA实现CRC-8/SMBUS:从参数和位序核对到1041次自检
fpga开发·verilog·fpga·crc
星夜离尘5612 天前
FPGA正交编码器非法跳变检测:把16种状态转移和采样边界测清楚
verilog·fpga·编码器
FPGA工程笔记13 天前
从1024点滑动平均到EMA:双路5GS/s ADC Offset校准的FPGA工程实现
fpga·adc·ema·rfsoc·tiadc·offset校准·滑动平均
NamoAmitabha12815 天前
xilinx/MMCM/DRP/使用
fpga·xilinx·mmcm