STM32F103 硬件 SPI 与软件 IO 模拟 SPI 最高速度差异详解

一、结论先行

在 STM32F103 上，硬件 SPI 的最高时钟由 APB2（72 MHz）分频得到，理论极限为 36 MHz （2 分频），实际可用且稳定的速率通常在 18 MHz ~ 36 MHz 之间，取决于外设器件和 PCB 走线质量。而软件 IO 模拟 SPI 的速度完全由 CPU 翻转 GPIO 的指令周期决定，在 72 MHz 主频下，普通 C 语言实现通常只能达到 1 MHz ~ 5 MHz ，经过精心优化（寄存器直写、循环展开、关闭中断）后极限约为 8 MHz ~ 12 MHz，且极不稳定。

因此，硬件 SPI 的最高速度通常是软件模拟 SPI 的 3 ~ 10 倍，并且硬件 SPI 不占用 CPU，时序由硬件保证，抖动极小。

二、硬件 SPI 的速度上限分析

2.1 时钟来源与分频关系

STM32F103 的 SPI1 挂载在 APB2 总线上，最高频率 72 MHz；SPI2、SPI3 挂载在 APB1 总线上，最高频率 36 MHz。SPI 的波特率由 SPI_CR1 寄存器中的 BR[2:0] 位控制，分频系数只能是 2、4、8、16、32、64、128、256。

分频系数	SPI1（APB2 = 72 MHz）	SPI2/SPI3（APB1 = 36 MHz）
2	36 MHz	18 MHz
4	18 MHz	9 MHz
8	9 MHz	4.5 MHz
16	4.5 MHz	2.25 MHz
32	2.25 MHz	1.125 MHz
64	1.125 MHz	562.5 kHz
128	562.5 kHz	281.25 kHz
256	281.25 kHz	140.625 kHz

可以看到，SPI1 在 2 分频时可达 36 MHz，这是 STM32F103 硬件 SPI 的理论最高速度。

2.2 实际可达速度的制约因素

外设器件能力：多数 SPI Flash（如 W25Q64）最高支持 80 MHz 以上，但传感器、ADC、显示屏等器件往往只支持 10 MHz ~ 25 MHz，实际速率需按从设备手册降频。
PCB 走线质量：36 MHz 时信号上升沿变缓、反射和串扰明显，长排线或杜邦线连接时容易出现误码，建议缩短走线并加地线回流。
GPIO 输出能力 ：STM32F103 的 GPIO 最高翻转速度约 50 MHz，作为 SPI 的 SCK 输出时，36 MHz 已接近其极限，需配置为高速模式（GPIO_Speed_50MHz）。
DMA 配合：使用 DMA 搬运数据可避免 CPU 干预，使硬件 SPI 长时间维持满速传输。

2.3 硬件 SPI 初始化示例

c 复制代码

#include "stm32f10x.h"

void SPI1_Init_Fast(void)
{
    GPIO_InitTypeDef GPIO_InitStructure;
    SPI_InitTypeDef  SPI_InitStructure;

    RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA | RCC_APB2Periph_SPI1, ENABLE);

    /* PA5 = SCK, PA6 = MISO, PA7 = MOSI，复用推挽输出 */
    GPIO_InitStructure.GPIO_Pin   = GPIO_Pin_5 | GPIO_Pin_7;
    GPIO_InitStructure.GPIO_Mode  = GPIO_Mode_AF_PP;
    GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;
    GPIO_Init(GPIOA, &GPIO_InitStructure);

    GPIO_InitStructure.GPIO_Pin  = GPIO_Pin_6;
    GPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN_FLOATING;
    GPIO_Init(GPIOA, &GPIO_InitStructure);

    SPI_InitStructure.SPI_Direction         = SPI_Direction_2Lines_FullDuplex;
    SPI_InitStructure.SPI_Mode              = SPI_Mode_Master;
    SPI_InitStructure.SPI_DataSize          = SPI_DataSize_8b;
    SPI_InitStructure.SPI_CPOL              = SPI_CPOL_High;
    SPI_InitStructure.SPI_CPHA              = SPI_CPHA_2Edge;
    SPI_InitStructure.SPI_NSS               = SPI_NSS_Soft;
    SPI_InitStructure.SPI_BaudRatePrescaler = SPI_BaudRatePrescaler_2; /* 36 MHz */
    SPI_InitStructure.SPI_FirstBit          = SPI_FirstBit_MSB;
    SPI_InitStructure.SPI_CRCPolynomial     = 7;
    SPI_Init(SPI1, &SPI_InitStructure);

    SPI_Cmd(SPI1, ENABLE);
}

uint8_t SPI1_ReadWriteByte(uint8_t txData)
{
    while (SPI_I2S_GetFlagStatus(SPI1, SPI_I2S_FLAG_TXE) == RESET);
    SPI_I2S_SendData(SPI1, txData);
    while (SPI_I2S_GetFlagStatus(SPI1, SPI_I2S_FLAG_RXNE) == RESET);
    return SPI_I2S_ReceiveData(SPI1);
}

三、软件 IO 模拟 SPI 的速度上限分析

3.1 速度由什么决定

软件模拟 SPI 的本质是：CPU 依次执行"拉高/拉低 SCK、写 MOSI、读 MISO"的指令序列。一个完整的 SPI 时钟周期至少需要 4 次 GPIO 操作（SCK 高、SCK 低各一次，加上数据建立与采样），因此速度上限取决于：

单条 GPIO 操作耗时 ：使用标准库 GPIO_SetBits / GPIO_ResetBits 函数调用，每次约 10 ~ 20 个指令周期；直接操作 BSRR / BRR 寄存器可缩短到 2 ~ 3 个周期。
循环开销：for 循环、位判断、函数调用都会增加周期数。
中断干扰：任何中断都会打断时序，导致时钟周期抖动，因此高速模拟时必须关闭中断。

3.2 典型速度估算

以 72 MHz 主频、标准库函数实现为例，一个 SPI 位大约需要 20 ~ 30 个指令周期，则：

位速率 ≈ 72 MHz ÷ 25 ≈ 2.9 MHz

若改用寄存器直写并循环展开，一个位可压缩到 6 ~ 8 个周期，理论可达 9 MHz ~ 12 MHz，但此时已几乎没有余量处理其他任务，且对编译优化等级（-O2 / -O3）非常敏感。

3.3 软件模拟 SPI 示例（寄存器优化版）

c 复制代码

#include "stm32f10x.h"

#define SCK_HIGH()  (GPIOA->BSRR = GPIO_BSRR_BS5)
#define SCK_LOW()   (GPIOA->BRR  = GPIO_BRR_BR5)
#define MOSI_HIGH() (GPIOA->BSRR = GPIO_BSRR_BS7)
#define MOSI_LOW()  (GPIOA->BRR  = GPIO_BRR_BR7)
#define MISO_READ() ((GPIOA->IDR & GPIO_IDR_IDR6) ? 1 : 0)

void SoftSPI_Init(void)
{
    GPIO_InitTypeDef GPIO_InitStructure;
    RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA, ENABLE);

    GPIO_InitStructure.GPIO_Pin   = GPIO_Pin_5 | GPIO_Pin_7;
    GPIO_InitStructure.GPIO_Mode  = GPIO_Mode_Out_PP;
    GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;
    GPIO_Init(GPIOA, &GPIO_InitStructure);

    GPIO_InitStructure.GPIO_Pin  = GPIO_Pin_6;
    GPIO_InitStructure.GPIO_Mode = GPIO_Mode_IPU;
    GPIO_Init(GPIOA, &GPIO_InitStructure);

    SCK_LOW();
}

uint8_t SoftSPI_ReadWriteByte(uint8_t txData)
{
    uint8_t rxData = 0;
    uint8_t i;

    for (i = 0; i < 8; i++)
    {
        if (txData & 0x80) MOSI_HIGH();
        else               MOSI_LOW();
        txData <<= 1;

        SCK_HIGH();
        rxData <<= 1;
        if (MISO_READ()) rxData |= 0x01;
        SCK_LOW();
    }
    return rxData;
}

四、两者速度对比与适用场景

对比项	硬件 SPI	软件 IO 模拟 SPI
理论最高速率	36 MHz（SPI1，2 分频）	约 9 ~ 12 MHz（极限优化）
常规实现速率	9 ~ 18 MHz	1 ~ 3 MHz
CPU 占用	极低，可配合 DMA	高，全程占用 CPU
时序稳定性	硬件保证，抖动极小	受中断、编译优化影响大
引脚灵活性	固定复用引脚	任意 GPIO
多从机支持	需多个 NSS 或软件片选	片选灵活
适用场景	高速 Flash、LCD、以太网	低速传感器、调试、引脚受限

五、实践建议

优先使用硬件 SPI：只要引脚允许，硬件 SPI 在速度、稳定性和 CPU 占用上都占优。
合理选择分频：不要盲目追求 36 MHz，先确认从设备手册支持的最高时钟，再留 20% 余量。
软件模拟时关闭中断 ：在传输关键字节前后使用 __disable_irq() / __enable_irq()，避免时序被打断。
使用寄存器直写 ：用 BSRR / BRR 替代库函数，可显著提升模拟 SPI 速度。
注意 GPIO 速度配置 ：高速场景下必须将 SCK、MOSI 配置为 GPIO_Speed_50MHz，否则输出波形会严重失真。
用示波器验证：实际速率和波形质量应以示波器或逻辑分析仪测量为准，不要只看代码估算。

六、总结

STM32F103 的硬件 SPI 最高可达 36 MHz，常规稳定工作在 9 ~ 18 MHz；软件 IO 模拟 SPI 在常规实现下约 1 ~ 3 MHz，极限优化后可达 9 ~ 12 MHz 但稳定性差。两者速度差距通常在 3 ~ 10 倍，硬件 SPI 在高速、稳定和低 CPU 占用方面具有明显优势，软件模拟 SPI 更适合低速、引脚受限或调试场景。