技术栈
jesd204
CHY_128
1 小时前
嵌入式硬件
·
fpga开发
·
jesd204
JESD204B 协议解析(4)Subclass2 时序分析
在JESD204B Subclass2系统中,确定性延时的精度主要依据device clock和SYNC。和subclass1相似,首先应确定应用中对确定性延时范围DLU的要求,然后再确定SYNC和device clock的延时匹配。
我是有底线的