芯片测试

RC/UC/UD/XRC四种传输模式性能对比与实战选型摘要：本文深度剖析RDMA四大传输模式（RC/UC/UD/XRC）的底层机制与性能差异。通过DOCA perftest工具实测对比带宽、延迟及资源消耗，结合IBTA规范与大规模集群实战，给出AI训练、分布式存储及RPC场景的选型指南，助力工程师突破RDMA性能瓶颈。

QP数量与并发深度对RDMA性能的影响：从单QP饱和到多路并行的极限压榨摘要：本文深入剖析RDMA性能测试中QP数量与并发深度对带宽及延迟的底层影响机制。结合IBTA规范与PCIe总线原理，揭示单QP饱和的物理边界，并通过自动化测试矩阵量化多QP并行增益。提供不同消息尺寸下的数据演变规律及主流DPU芯片的最优配置决策树，助力工程师突破网卡性能瓶颈。

带宽与延迟测试的正确打开方式：参数全解摘要：本文深度解析perftest工具中带宽与延迟测试的核心参数（-s/-n/-N/-D/-a/-b），从RDMA底层协议与网卡微架构出发，剖析参数背后的物理意义。结合AI训练、高频交易等实战场景，提供高可靠的参数组合设计与避坑指南，助你精准定位RDMA网络性能瓶颈，榨干智能网卡极限性能。

磁控、传感器校准，一站式设计方案交流三维磁场，从来不是三个单轴线圈的简单叠加。频率一上来，电感阻抗跟着飙；三轴一耦合，串扰和相位差让人头大；再加上均匀区、功率匹配、散热平衡——没有系统级设计能力，做出来就是"能响不能用"的三无拼凑货。

自动化耦合设备推动光模块量产模式转型在光模块封装环节，光学耦合长期依赖熟练工人手动完成对准、点胶与固化等操作。该模式在低速光模块时代尚可满足生产需求。但随800G、1.6T高速光模块及CPO光引擎进入量产阶段，微米级对准精度、严格的插入损耗指标以及大规模交付能力要求，使得人工操作在精度、一致性和产出效率方面的局限性日益突出，自动化耦合设备已成为行业量产的核心配置，并推动了光器件封装生产模式的整体转变。

【芯片测试】：相干采样面向刚接触混合信号 / DSP 测试的工程师。读完你应该能：理解 FFT 为什么会"算错"，掌握相干采样的两个条件，会用一段几十行的 Python 复现并诊断各种"奇怪的频谱"。文中所有图都是用 Python 现场跑出来的，代码你都可以直接复制运行。

【芯片测试】：频谱分析入门-从DFT到FFT这是一篇关于「混合信号 / DSP 测试」中频谱分析基础的入门博客。我会把离散傅里叶变换（DFT）和快速傅里叶变换（FFT）背后的原理一步一步讲清楚，并且用 Python 把每一个结论都亲手验证一遍——不背公式，跑代码看结果。读完之后，你应该能回答：频谱到底是什么、它是怎么算出来的、为什么实信号的频谱是对称的、什么是相干采样、什么是混叠、以及 SNR/THD/SINAD/SFDR 这些指标分别在量什么。

【芯片测试】：DSP 测试基础本教程系统讲解混合信号测试中四个基础专题：采样与量化、DAC 正弦波形生成、DAC 输出波形与 SINC 加权、多音信号生成。每一条理论结论都配有可独立运行的标准 Python（NumPy / Matplotlib / SciPy）验证代码，你不需要任何测试机就能在自己的电脑上把每一个结论亲手跑出来、验证一遍。

【ADC 测试技术】：3. DFT/FFT 频谱分析原理系列：《从原理到实测：ADC 测试技术深度解析》第三篇难度：进阶关键词：DFT、FFT、频谱泄漏、整数周期、dBFS、ADC 动态测试

【芯片测试】：6. 向量、Sequencer 指令与高速串行 IO系列： Advantest V93000 SmarTest 8 核心概念解析｜第 6 篇（共 8 篇）适合读者：需要理解数字测试激励数据结构的工程师

【芯片测试】：3. DUT Board Description 与 Measurement Specification 详解系列： Advantest V93000 SmarTest 8 核心概念解析｜第 3 篇（共 8 篇）适合读者：已理解 SmarTest 整体架构，开始编写或调试测试配置文件的工程师

【芯片测试】：SmarTest 开发环境入门系列： Advantest V93000 SmarTest 8 核心概念解析｜第 1 篇（共 8 篇）适合读者：初次接触 SmarTest 的测试工程师、ATE 软件开发者

【芯片测试】：Driver、Comparator、PMU 与 Active Load系列： Advantest V93000 SmarTest 8 核心概念解析｜第 5 篇（共 8 篇）适合读者：希望理解 ATE 数字测试卡前端电路原理的工程师

【芯片测试】：什么是 VCDSTIL？系列：《VCDSTIL 实战：从仿真波形到 ATE 测试向量》第 1 篇（共 5 篇）在数字芯片的开发流程中，设计工程师与测试工程师往往使用截然不同的"语言"。

【芯片测试】：基于时钟的时序提取系列：《VCDSTIL 实战：从仿真波形到 ATE 测试向量》第 5 篇（共 5 篇）前四篇覆盖了 VCDSTIL 的核心工作流：自动提取、手动强制、条件选择。本篇介绍系列中最"聪明"的一种时序模式——基于时钟的时序提取（Clock-Based Timing）。

黑猫学长呀

存储宝典第6篇：测试机台的PE板和PPB板有什么区别？文章为个人辛苦整理，付费内容，已加入原创侵权保护，禁止私自转载。文章所在专栏：《黑猫存储芯片宝典》测试机台的PE板和PPB板有什么区别？ ppb 是协议板卡，专门实现了协议；PE是刻时钟的通道，类似FPGA那种。

【芯片测试】：SmarTest 8 Software Overview摘要：本文系统梳理 SmarTest 8 软件环境的核心设计理念、关键技术概念、Model File 机制及测试机启动操作规范，旨在为从事半导体测试软件开发与调试的工程师提供结构化的技术参考。

【芯片测试】：SmarTest 8 Hardware Overview摘要：本文系统梳理 V93000 SOC 测试平台的硬件架构、卡类型、供电系统及仪器抽象层设计，旨在为从事半导体测试领域的工程师提供结构化的技术参考。

【芯片测试】：斜坡直方图测试ADC（Analog-to-Digital Converter，模数转换器）将连续的模拟电压转换为离散的数字码。

【芯片测试】：SmarTest 8：Usage of Test Tables 运行机制总结test table 的本质，是把测试程序中与 limits、binning、data logging 相关的设置，集中放到一个统一的表格文件中进行管理。它不是执行测试的主体，而是测试程序运行前后用于配置装载、配置校验、配置映射的集中式配置载体。