技术栈
数字后端培训
IC拓荒者
4 天前
数字ic后端
·
数字后端培训
·
tsmc12nm
·
dummy tcd
·
tcd工艺校准
·
数字后端零基础入门
·
a55 a72 cpu
数字IC后端设计实现篇之TSMC 12nm TCD cell(Dummy TCD Cell)应该怎么加?
TSMC 12nm A72项目我们需要按照foundary的要求提前在floorplan阶段加好TCD Cell。这个cell是用来做工艺校准的。这个dummy TCD Cell也可以等后续Calibre 插dummy自动插。但咱们项目要求提前在floorplan阶段就先预先规划好位置。
IC拓荒者
12 天前
数字ic后端
·
数字后端培训
·
physical cell
·
latchup栓锁效应
·
endcap cell
·
boundary cell
·
ic后端设计实现
数字IC后端实现常见的physical only cell都有哪些?如何添加这些cell?
数字IC后端实现阶段常见功能cell有哪些?比如AND,AOI,NAND等。 physical cell有哪些?都是干什么用的?
IC拓荒者
1 个月前
数字ic后端
·
静态时序分析
·
数字后端培训
·
ic后端笔试题
·
ic秋招笔试真题
·
芯原ic后端笔试
·
时序timing分析
IC数字后端实现之大厂IC笔试真题(经典时序计算和时序分析题)
今天小编给大家分享下每年IC秋招春招必考题目——静态时序分析时序分析题。数字IC后端笔试面试题库 | 经典时序Timing计算题
IC拓荒者
1 个月前
数字ic后端
·
数字后端培训
·
innovus零基础lab
·
innovus零基础入门
·
function eco
·
post-mask eco
·
innovus eco步骤
数字后端零基础入门系列 | Innovus零基础LAB学习Day11(Function ECO流程)
###LAB 20 Engineering Change Orders (ECO)这个章节的学习目标是学习数字IC后端实现innovus中的一种做function eco的flow。对于初学者,如果前面的lab还没掌握好的,可以直接跳过这节内容。有时间的同学,可以熟悉掌握下这个flow。
IC拓荒者
1 个月前
数字ic后端
·
数字后端培训
·
calibre lvs
·
物理验证lvs
·
tsmc12nm
·
t12nm数字后端
·
double pattern
TSMC12nm工艺数字IC后端实现难点都有哪些?
大家知道咱们社区近期TSMC 12nm ARM Cortexa-A72(1P9M 6Track Metal Stack)即将开班。这里小编要强调一点:不要认为跑了先进工艺的项目就会很有竞争力!如果你仅仅是跑个先进工艺的flow,不懂先进工艺在数字IC后端实现上的不同点,为何有这样的不同点,针对这些不同之处后端实现阶段如何考虑它们,那么你等于0经验!
IC拓荒者
1 个月前
数字后端培训
·
innovus零基础lab
·
ddrphy后端实现
·
数字后端项目案例
DDRPHY数字IC后端设计实现系列专题之数字后端floorplan&powerplan设计
3.2.3 特殊单元的布局布图阶段除了布置 I/O 单元和宏单元,在 28nm 制程工艺时,还需要处理两种特 殊的物理单元,Endcap 和 Tapcell。
IC拓荒者
1 个月前
数字ic后端
·
数字后端培训
·
calibre drc
·
drc
·
innovus零基础入门
·
innovus drc
·
物理验证drc
数字IC后端实现之Innovus specifyCellEdgeSpacing和ICC2 set_placement_spacing_rule的应用
昨天帮助社区IC训练营学员远程协助解决一个Calibre DRC案例。通过这个DRC Violation向大家分享下Innovus和ICC2中如何批量约束cell的spacing rule。
IC拓荒者
1 个月前
数字ic后端
·
数字后端培训
·
calibre drc
·
innovus零基础lab
·
数字后端innovus
·
数字后端零基础
·
min step drc
数字IC后端设计实现之Innovus自动修复Min Step DRC Violation方案
在实际IC后端项目中我们经常会遇到min step的DRC Violation,如下图所示。在咱们IC后端训练营项目中也会遇到这类DRC Violation。这类DRC Violation的本质是出现Metal的Notch,即metal有凹槽。 如果是pg net的 Min Step问题,我们可以使用下面的命令来尝试修复。
IC拓荒者
1 个月前
数字ic后端
·
数字后端培训
·
时钟树综合
·
innovus零基础入门
·
flexible htree
·
clock tree
·
multi-tap clock
Innovus Flexible H-tree and Multi-tap Clock Flow Lab实操系列教程(Day1)
我们都知道时钟树综合在数字IC后端实现中的重要性。做clock tree主要有传统clock tree做法,H tree,Flexible H-tree,fishbone等做法。接下去小编将拿cadence官方的这份Innovus Flexible H-tree and Multi-Tap Clock Flow和对应的lab data来做这方面内容的分享。
IC拓荒者
2 个月前
数字ic后端
·
数字后端培训
·
innovus零基础lab
·
数字后端innovus
·
数字后端零基础
·
后端零基础入门
·
innovus走线
数字后端零基础入门系列 | Innovus零基础LAB学习Day9
Module 16 Wire Editing这个章节的学习目标是学习如何在innovus中手工画线,切断一根线,换孔,更改一条net shape的layer和width等等。这个技能是每个数字IC后端工程师必须具备的。因为项目后期都需要这些技能来修复DRC和做一些手工custom走线。
IC拓荒者
2 个月前
数字ic后端
·
数字后端培训
·
数字后端入门
·
calibre lvs
·
empty module
·
t12nm lvs案例
·
物理验证lvs
物理验证Calibre LVS Debug案例之通过deleteEmptyModule解决LVS问题
上周帮助T12nm A55训练营学员debug一个Calibre LVS问题,小编觉得挺好的一个问题。这个问题之前没有遇到过,今天分享给大家。
IC拓荒者
2 个月前
数字后端
·
数字后端培训
·
innovus place
·
数字后端项目案例
·
density变高案例
·
innovus项目
·
ic后端项目
数字IC后端实现之Innovus Place跑完density爆涨案例分析
下图所示为咱们社区a7core后端训练营学员的floorplan。数字IC后端实现 | Innovus各个阶段常用命令汇总
IC拓荒者
2 个月前
数字ic后端
·
数字后端培训
·
innovus
·
drc violation
·
数字后端入门
·
innovus零基础lab
·
route drc
数字后端零基础入门系列 | Innovus零基础LAB学习Day8
###LAB15 Detail Routing for Signal Integrity, Timing, Power and Design for Yield
IC拓荒者
2 个月前
数字ic后端
·
数字后端培训
·
ddrphy后端实现
·
ddr控制器
·
ddr接口dfi
·
数字后端实现
DDRPHY数字IC后端设计实现系列专题之后端设计导入,IO Ring设计
本章详细分析和论述了 LPDDR3 物理层接口模块的布图和布局规划的设计和实 现过程,包括设计环境的建立,布图规划包括模块尺寸的确定,IO 单元、宏单元以及 特殊单元的摆放。由于布图规划中的电源规划环节较为重要, 影响芯片的布线资源和 供电稳定性等,所以在本章中单独讨论。对于布局阶段, 本章主要分析了布局的主要 几个阶段以及布局的结果。
IC拓荒者
2 个月前
数字后端
·
数字ic后端
·
数字后端培训
·
innovus零基础lab
·
ic后端
·
时钟树综合
·
clock tree spec
数字后端零基础入门系列 | Innovus零基础LAB学习Day7
###Module 14 时钟树综合###LAB14-1这个章节的主要学习目标如下:1)时钟树综合前的准备工作熟悉
IC拓荒者
2 个月前
数字ic后端
·
ic后端实现
·
数字后端培训
·
antenna effect
·
ip guide buffer
·
io port buffer
·
innovus自动化脚本
数字IC后端实现Innovus |给各种IP子模块添加port buffer和antenna diode万能脚本
我们之前分享过在hierarchical flow后端实现中为了确保顶层flatten时timing signoff和physical signoff看到的情况和模块级看到的情况一致,我们会在模块io port添加io port buffer(主要是timing,antenna一致性)。实际上在芯片级我们还会给各大子模块Block和IP的接口添加buffer。
IC拓荒者
8 个月前
芯片设计
·
数字ic后端
·
数字后端培训
·
innovus
·
低功耗设计
·
ic培训
·
upf flow
低功耗数字IC后端设计实现典型案例| UPF Flow如何避免工具乱用Always On Buffer?
下图所示为咱们社区低功耗四核A7 Top Hierarchical Flow后端训练营中的一个案例,设计中存在若干个Power Domain,其中Power Domain2(简称PD2)为default Top Domain,Power Domain1(简称PD1)为一个需要power off的domain,PD1和PD2为同一个Voltage Domain,Power Domain3也是一个需要power off的domain,且它的工作电压是VDD1。
IC拓荒者
1 年前
数字ic后端
·
max_transition
·
数字后端培训
·
innovus
·
drv violation
数字IC后端实现之快速获取innovus中drv violation的所有net list
在Innovus中place_opt_design和optDesign阶段,我们经常会看到如下所示的log提示信息,核心关键词是“ Reasons for remaining drv violations”。而且告诉我们总共有819条net存在drv violation,且无法被工具优化掉。