设计规范

搁浅小泽16 小时前
设计规范
高频变压器选型设计规范文档版本:V1.0编制目的:规范高频变压器选型、电路设计、降额设计、PCB/结构布局及可靠性验证,用于反激、正激等开关电源实现电压变换与电气隔离,规避磁芯饱和、绕组过热、绝缘击穿、匝间短路、安规失效等风险。
搁浅小泽19 小时前
单片机·嵌入式硬件·设计规范
通用二极管选型设计规范文档版本:V1.0编制目的:规范通用整流二极管选型、电路设计、降额设计、PCB布局及可靠性验证,用于电源整流、续流、防反接、钳位等场景,规避过压击穿、过流烧毁、高温失效、反向漏电流超标等风险。
女神下凡1 天前
arm开发·单片机·嵌入式硬件·设计规范
芯参谋(43):DDR4_电路设计指南DDR4-1600 / 1866 / 2133 / 2400 / 2666 / 2933 / 3200(PC4-12800 ~ PC4-25600)· 2 Gb ~ 16 Gb 颗粒(x4 / x8 / x16)· UDIMM / SODIMM / RDIMM / LRDIMM · POD12 · Fly-by · Write Leveling · 2D Training | 编制日期 2026-09-24 | 版本号 Rev 1.5
搁浅小泽1 天前
设计规范
金属膜 / 金属氧化膜 / 线绕电阻 选型设计规范一、金属膜电阻选型设计规范(V1.0)文档版本:V1.0编制目的:规范金属膜电阻(MF)选型、电路应用、降额标准、布局与可靠性设计,解决碳膜电阻温漂大、噪声高、精度差问题,适用于模拟精密、采样、反馈、基准电路。
搁浅小泽1 天前
设计规范
TVS管选型与设计规范文档版本:V1.0编制目的:规范瞬态电压抑制器(TVS)选型、电路设计、PCB布局、降额设计及测试验证,用于电源端口、信号端口的ESD、电快速脉冲群、浪涌过电压防护,防止后端半导体器件被瞬态高压击穿损坏。
搁浅小泽2 天前
设计规范
碳膜电阻选型设计规范文档版本:V1.0编制目的:规范碳膜电阻的选型、电路设计、降额设计、PCB布局及可靠性验证,明确碳膜电阻适用场景与局限性,规避过功率烧毁、温漂大、噪声高、高压稳定性差等风险。
搁浅小泽2 天前
设计规范
水泥电阻选型设计规范文档版本:V1.0编制目的:规范水泥电阻(也叫水泥绕线电阻)选型、电路设计、降额设计、结构布局及可靠性验证,明确其优势与使用限制,规避过热烧毁、电感干扰、绝缘失效等风险。
搁浅小泽2 天前
设计规范
贴片电阻选型设计规范文档版本:V1.0编制目的:规范片式厚膜贴片电阻的选型、电路设计、降额设计、PCB布局及可靠性验证,覆盖电源、模拟信号、数字电路等硬件设计场景,规避功率过载、温漂、精度不足、失效开路等风险。
搁浅小泽2 天前
设计规范
陶瓷电容选型设计规范文档版本:V1.0编制目的:规范多层陶瓷电容器(MLCC,贴片陶瓷电容)选型、电路设计、降额设计、PCB布局及可靠性验证,区分不同介质材质特性,规避直流偏置容量衰减、温漂、压电效应、开裂失效等风险。
搁浅小泽2 天前
设计规范
气体放电管(GDT)选型与设计规范文档版本:V1.0编制目的:规范气体放电管(GDT)选型、电路设计、PCB布局、降额设计及测试验证,用于设备端口共模雷电浪涌一级泄放防护,配合MOV、TVS组成多级防护网络,泄放大能量浪涌电流,降低后级保护器件压力。
搁浅小泽2 天前
设计规范
铝电解电容选型设计规范文档版本:V1.0编制目的:规范铝电解电容器选型、电路设计、降额设计、PCB布局及可靠性验证,明确寿命、纹波电流、温度、反压等关键限制,规避鼓包漏液、容量衰减、ESR上升、爆炸失效等风险。
女神下凡2 天前
arm开发·单片机·嵌入式硬件·设计规范
芯参谋(41):DDR2_电路设计指南快速决策框:DDR2 vs DDR3 vs DDR4 vs DDR5 vs LPDDR新设计不要选 DDR2:DDR2 已处于生命周期末期,主流颗粒厂大幅缩减产能,单价常高于同容量 DDR3,且多数新一代主控已不再提供 DDR2 控制器。仅在以下情况才使用 DDR2:① 存量主控仅支持 DDR2 控制器;② 旧板卡维修 / 替换 / 延寿;③ 已量产产品的第二货源导入。
女神下凡3 天前
arm开发·单片机·嵌入式硬件·设计规范
芯参谋(40):UFS 电路设计指南本指南面向硬件工程师与驱动/Bring-up 工程师,覆盖 UFS 器件从选型、原理图、电源时序、PCB Layout、信号完整性、EMI/ESD、焊接生产到故障排查的完整链路。与 eMMC 的并行同步接口不同,UFS 使用高速串行差分链路(MIPI M-PHY + UniPro),其硬件设计要点从「等长 + 上拉」转向「差分阻抗 + 损耗预算 + 参考时钟质量」,这是本文与 eMMC 电路设计指南最大的差异。
女神下凡3 天前
arm开发·单片机·嵌入式硬件·设计规范
芯参谋(38):NAND_MCP_电路设计指南与 eMMC 的本质区别(选型第一原则)NAND MCP 内部没有存储控制器。主机 SoC 必须同时自带 NAND 控制器(含硬件 ECC 引擎)和 DRAM 控制器(PHY),并自行承担坏块管理、ECC 校验、磨损均衡、FTL 映射、DRAM 初始化与刷新。高风险 若 SoC 缺少其中任一控制器,必须改用 eMCP / eMMC。
zyj8890914 天前
python·设计规范
工厂标识系统设计规范?工厂标识牌有哪些类型?我这五年蹲濮阳工厂目视化设计的一线,见太多企业踩过标识系统的坑。先说说行业里的真实情况吧。很多工厂老板一开始觉得标识就是“挂个牌子”,要么随便找个打印店做,要么网上套模板,结果用不了俩月,要么褪色掉漆,要么安装歪歪扭扭,还有的标识内容和现场生产流程对不上,反而给员工添了麻烦。我去年接触过濮阳本地一家做化工原料的工厂,他们之前换了三批标识牌,要么被车间的腐蚀性气体熏得字都看不清,要么尺寸做小了,站在远处根本认不出来,光这一项前前后后花了快两万,还耽误了安全检查。
女神下凡5 天前
arm开发·单片机·嵌入式硬件·fpga开发·设计规范
芯参谋(37):EEPROM_电路设计指南快速决策框:EEPROM / SPI NOR / FRAM / NVSRAM / Flash 怎么选· 数据量 ≤ 256 KB、需要频繁改写单个字节/几个字节、要求 10 年以上保持 → I²C 或 SPI EEPROM(参数、校准值、序列号、计数器)。 · 改写极频繁(每秒数百次以上)、要求写操作无等待、要求超低功耗或抗辐射 → FRAM(FM24CL64 / MB85RC 系列),写入无 tWR 等待, endurance 10¹² 以上。 · 要求 SRAM 级随机写速度 + 掉电自动保存、且能接
人丰5 天前
数据库·制造·设计规范
SPC 上线前,先把并发和容量算清楚锡膏印刷和产品老化都要进 SPC,但两者是两种负荷:印刷按片到达,压力在「一天多少行」;老化按秒持续写入,压力在「每秒多少点,断网后要补多少」。分开算完,两个答案指向同一个前提:明细不能全量进关系库。
女神下凡5 天前
arm开发·单片机·嵌入式硬件·设计规范
芯参谋(30):EMMC eMCP 软件设计规范面向 eMMC 5.0/5.1 + LPDDR3/4/4X 合封(221 / 254 / 297-ball FBGA)的固件与底层软件设计约定 —— 覆盖 双器件独立初始化、不可颠倒的冷启动链路、LPDDR 训练流水线、五路电源与复位协同、 继电保护、热耦合温控 与 休眠 / 唤醒,逐条给出可落地的序列、判据、超时预算与失败处置。
电子科技圈8 天前
设计模式·车载系统·软件构建·设计规范
基于车载SerDes和OpenGMSL协议的SoC设计与验证:行业高频问题解析作者:Mohith Haridoss,SmartDV Technologies全球销售总监随着汽车向高阶自动驾驶、舱内全域互联和引入更多视频媒体设备快速演进,车载摄像头、雷达、显示终端与中央计算平台之间的高速数据交互需求呈爆发式增长。作为车载高速SerDes领域的新一代开放标准,OpenGMSL有效突破了传统车载高速串行链路高度依赖私有协议、厂商锁定、兼容性差的行业痛点,为车载高清视频、多传感器数据的高速、可靠传输提供了通用、可互操作的标准化技术底座。