【无标题】

用modelsim仿真xilinx vivado IP

1、本例使用的modelsim和xilinx vivado的版本

复制代码
  		ModelSim: SE-64 10.5
  		Vivado:2018.3

2、在vivado里生成用modelsim调试所需要的库

为要编译的库选择一个安装文件夹:

从这个例子可以看出,这个动作也是可以通过命令来实现的:

复制代码
compile_simlib -simulator modelsim -simulator_exec_path {C:/modeltech64_10.5/win64} -family all -language all -library all -dir {D:/Xilinx/Vivado/2018.3/modelsimlib}

3、在modelsim里为生成的库添加必要的路径

复制代码
为了让modelsim能够找到vivado的IP库,有两种方法,一种是在modelsim的modelsim.ini文件里添加指向不同库的路径;还有一种方法是直接在仿真脚本do文件里申明这个路径。

3.1在modelsim.ini文件里为vivado库添加路径

modelsim.ini文件在modelsim的安装目录下,打开此文件,找到[Library]部分,如果编程语言用的是verilog,添加如下的变量:

复制代码
UNISIMS_VER = D:/Xilinx/Vivado/2018.3/modelsimlib/unisims_ver
UNIMACRO_VER = D:/Xilinx/Vivado/2018.3/modelsimlib/unimacro_ver
SIMPRIMS_VER = D:/Xilinx/Vivado/2018.3/modelsimlib/simprims_ver
SECUREIP = D:/Xilinx/Vivado/2018.3/modelsimlib/secureip

3.2在do文件里添加库

例如:(在这个例子里,为需要仿真的模块指定了具体的库)

复制代码
vlib work

vmap axi_lite_ipif_v3_0_4   D:/Xilinx/Vivado/2018.3/modelsimlib/axi_lite_ipif_v3_0_4
vmap lib_pkg_v1_0_2         D:/Xilinx/Vivado/2018.3/modelsimlib/lib_pkg_v1_0_2
vmap lib_srl_fifo_v1_0_2    D:/Xilinx/Vivado/2018.3/modelsimlib/lib_srl_fifo_v1_0_2
vmap lib_cdc_v1_0_2         D:/Xilinx/Vivado/2018.3/modelsimlib/lib_cdc_v1_0_2
vmap axi_uartlite_v2_0_23   D:/Xilinx/Vivado/2018.3/modelsimlib/axi_uartlite_v2_0_23
vmap secureip              D:/Xilinx/Vivado/2018.3/modelsimlib/secureip
vmap xpm                   D:/Xilinx/Vivado/2018.3/modelsimlib/xpm

vcom /path/to/axi_uartlite_0/sim/axi_uartlite_0.vhd

vlog /path/to/Vivado/${vivado_version}/data/verilog/src/glbl.v

vsim -c -voptargs="+acc" \\
  -L axi_lite_ipif_v3_0_4 \\
  -L lib_pkg_v1_0_2 \\
  -L lib_srl_fifo_v1_0_2 \\
  -L lib_cdc_v1_0_2 \\
  -L axi_uartlite_v2_0_23 \\
  -L secureip \\
  -L xpm \\
  glbl \\
  ${top_model} \\
  -do "run -all ; quit"

这里需要说明的是,在仿真的时候:vlog /path/to/Vivado/${vivado_version}/data/verilog/src/glbl.v是必须要的,可以采取的办法是添加一个环境变量XILINX,然后能够依据此变量找到glbl.v。

然后在do文件里用就可以用这个变量来指向glbl.v文件

例如:

复制代码
vlog $env(XILINX)/data/verilog/src/glbl.v

4、仿真

最好用编辑do脚本的方式进行仿真,例如:

复制代码
vlib work
vmap work work
vlog $env(XILINX)/data/verilog/src/glbl.v
vlog -reportprogress 300  -work work  mul_sim_netlist.v
vlog -reportprogress 300  -work work  mymul_tb.v
vsim -L work -L SECUREIP -L UNIMACRO_VER -L UNISIMS_VER -L XILINXCORELIB_VER  -novopt mymul_tb   glbl
dd wave sim:/*
run 100000

需要注意的是,这其中的mul_sim_netlist.v就是在vivado里面生成IP的时候附带的sim文件夹里的关于这个需要仿真的IP的netlist文件。

相关推荐
ShiMetaPi17 小时前
操作【GM3568JHF】FPGA+ARM异构开发板 使用指南:蓝牙
arm开发·嵌入式硬件·fpga开发·rk3568
知识充实人生1 天前
静态时序分析详解之时序路径类型
fpga开发·时序路径·关键路径
9527华安2 天前
Xilinx系列FPGA实现DP1.4视频收发,支持4K60帧分辨率,提供2套工程源码和技术支持
fpga开发·音视频·dp1.4·4k60帧
cycf2 天前
高速接口基础
fpga开发
forgeda2 天前
从Vivado集成Lint功能,看FPGA设计的日益ASIC化趋势
fpga开发·vivado·lint·eco·静态检查功能
hexiaoyan8273 天前
国产化FPGA开发板:2050-基于JFMK50T4(XC7A50T)的核心板
fpga开发·工业图像输出·vc709e板卡·zynq 通用计算平台·模拟型号处理
雨洛lhw3 天前
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚,约束引脚时如何定义引脚电平标准?
fpga开发·bank·电平标准
红糖果仁沙琪玛3 天前
FPGA ad9248驱动
fpga开发
minglie13 天前
XSCT/Vitis 裸机 JTAG 调试与常用命令
fpga开发
沐欣工作室_lvyiyi3 天前
基于FPGA的电梯控制系统设计(论文+源码)
单片机·fpga开发·毕业设计·计算机毕业设计·电子交易系统