【无标题】

用modelsim仿真xilinx vivado IP

1、本例使用的modelsim和xilinx vivado的版本

复制代码
  		ModelSim: SE-64 10.5
  		Vivado:2018.3

2、在vivado里生成用modelsim调试所需要的库

为要编译的库选择一个安装文件夹:

从这个例子可以看出,这个动作也是可以通过命令来实现的:

复制代码
compile_simlib -simulator modelsim -simulator_exec_path {C:/modeltech64_10.5/win64} -family all -language all -library all -dir {D:/Xilinx/Vivado/2018.3/modelsimlib}

3、在modelsim里为生成的库添加必要的路径

复制代码
为了让modelsim能够找到vivado的IP库,有两种方法,一种是在modelsim的modelsim.ini文件里添加指向不同库的路径;还有一种方法是直接在仿真脚本do文件里申明这个路径。

3.1在modelsim.ini文件里为vivado库添加路径

modelsim.ini文件在modelsim的安装目录下,打开此文件,找到[Library]部分,如果编程语言用的是verilog,添加如下的变量:

复制代码
UNISIMS_VER = D:/Xilinx/Vivado/2018.3/modelsimlib/unisims_ver
UNIMACRO_VER = D:/Xilinx/Vivado/2018.3/modelsimlib/unimacro_ver
SIMPRIMS_VER = D:/Xilinx/Vivado/2018.3/modelsimlib/simprims_ver
SECUREIP = D:/Xilinx/Vivado/2018.3/modelsimlib/secureip

3.2在do文件里添加库

例如:(在这个例子里,为需要仿真的模块指定了具体的库)

复制代码
vlib work

vmap axi_lite_ipif_v3_0_4   D:/Xilinx/Vivado/2018.3/modelsimlib/axi_lite_ipif_v3_0_4
vmap lib_pkg_v1_0_2         D:/Xilinx/Vivado/2018.3/modelsimlib/lib_pkg_v1_0_2
vmap lib_srl_fifo_v1_0_2    D:/Xilinx/Vivado/2018.3/modelsimlib/lib_srl_fifo_v1_0_2
vmap lib_cdc_v1_0_2         D:/Xilinx/Vivado/2018.3/modelsimlib/lib_cdc_v1_0_2
vmap axi_uartlite_v2_0_23   D:/Xilinx/Vivado/2018.3/modelsimlib/axi_uartlite_v2_0_23
vmap secureip              D:/Xilinx/Vivado/2018.3/modelsimlib/secureip
vmap xpm                   D:/Xilinx/Vivado/2018.3/modelsimlib/xpm

vcom /path/to/axi_uartlite_0/sim/axi_uartlite_0.vhd

vlog /path/to/Vivado/${vivado_version}/data/verilog/src/glbl.v

vsim -c -voptargs="+acc" \\
  -L axi_lite_ipif_v3_0_4 \\
  -L lib_pkg_v1_0_2 \\
  -L lib_srl_fifo_v1_0_2 \\
  -L lib_cdc_v1_0_2 \\
  -L axi_uartlite_v2_0_23 \\
  -L secureip \\
  -L xpm \\
  glbl \\
  ${top_model} \\
  -do "run -all ; quit"

这里需要说明的是,在仿真的时候:vlog /path/to/Vivado/${vivado_version}/data/verilog/src/glbl.v是必须要的,可以采取的办法是添加一个环境变量XILINX,然后能够依据此变量找到glbl.v。

然后在do文件里用就可以用这个变量来指向glbl.v文件

例如:

复制代码
vlog $env(XILINX)/data/verilog/src/glbl.v

4、仿真

最好用编辑do脚本的方式进行仿真,例如:

复制代码
vlib work
vmap work work
vlog $env(XILINX)/data/verilog/src/glbl.v
vlog -reportprogress 300  -work work  mul_sim_netlist.v
vlog -reportprogress 300  -work work  mymul_tb.v
vsim -L work -L SECUREIP -L UNIMACRO_VER -L UNISIMS_VER -L XILINXCORELIB_VER  -novopt mymul_tb   glbl
dd wave sim:/*
run 100000

需要注意的是,这其中的mul_sim_netlist.v就是在vivado里面生成IP的时候附带的sim文件夹里的关于这个需要仿真的IP的netlist文件。

相关推荐
ALINX技术博客12 小时前
【ALINX 教程】FPGA Multiboot 功能实现——基于 ALINX Artix US+ AXAU25 开发板
fpga开发·fpga
Genevieve_xiao14 小时前
【verilog】如何一小时成为verilog高手(并非
fpga开发
从此不归路15 小时前
FPGA 结构与 CAD 设计(第3章)上
ide·fpga开发
Aaron158817 小时前
基于VU13P在人工智能高速接口传输上的应用浅析
人工智能·算法·fpga开发·硬件架构·信息与通信·信号处理·基带工程
碎碎思18 小时前
在 FPGA 上实现并行脉冲神经网络(Spiking Neural Net)
人工智能·深度学习·神经网络·机器学习·fpga开发
集芯微电科技有限公司20 小时前
替代HT6310/KP3310离线式AC-DC无感线性稳压器
数据结构·人工智能·单片机·嵌入式硬件·fpga开发
minglie120 小时前
Zynq上UART/IIC/SPI的24个实验-第0课:目录
fpga开发
FPGA小c鸡21 小时前
FPGA摄像头到屏幕完整链路:从OV5640采集到HDMI实时显示(附完整工程代码)
fpga开发
dai8910111 天前
使用紫光同创FPGA实现HSSTLP IP支持的线速率
fpga开发
s09071361 天前
XIlinx FPGA使用LVDS的电源与电平关键指南
fpga开发·xilinx·lvds