PL 侧驱动和fpga 重加载的方法

可以解决很多的问题

  • 时钟稳定后加载特定fpga ip (要不内核崩的一塌糊涂)
  • fpga 稳定复位
  • 软件决定fpga ip 加载的时序
bash 复制代码
dluash load /usr/local/scripts/si5512_setup.lua
usleep 30
mkdir -p /lib/firmware
cp -rf /usr/local/firmare/{*.bit.bin,*.dtbo} /lib/firmware
echo 0 > /sys/class/fpga_manager/fpga0/flags 
mkdir -p /sys//kernel/config/device-tree/overlays/full
echo -n "pl.dtbo" > /sys/kernel/config/device-tree/overlays/full/path

部分加载fpga 需要 fpga 工程师 进行设置
Makefile 中设备树的编译

Makefile 复制代码
# AUTHOR: HONGDAYU

all:
        gcc -I my_dts -E -nostdinc -undef -D__DTS__ -x assembler-with-cpp -o system-top.dts.tmp system-top.dts
        dtc -I dts -O dtb -o system-top.dtb system-top.dts.tmp -@
        dtc -O dtb -o pl.dtbo -b 0 -@ pl.dtsi

clean:
        rm -rf *.dtbo *.tmp *.dtb

之前peta 的工具链 不支持 C++ 的 异常抛出 , 现在可以了,这个就可以安心的用

相关推荐
stm 学习ing3 小时前
FPGA 第十讲 避免latch的产生
c语言·开发语言·单片机·嵌入式硬件·fpga开发·fpga
北城笑笑14 小时前
FPGA 14 ,硬件开发板分类详解,FPGA开发板与普通开发板烧录的区别
fpga开发·fpga
2202_7544215414 小时前
一个计算频率的模块
驱动开发·fpga开发
小灰灰的FPGA15 小时前
低速接口项目之串口Uart开发(七)——如何在FPGA项目中实现自适应波特率串口功能
fpga开发
fei_sun1 天前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto1 天前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安2 天前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈2 天前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun2 天前
【Verilog】第二章作业
fpga开发·verilog
碎碎思2 天前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则