[HDLBits] Count15

Build a 4-bit binary counter that counts from 0 through 15, inclusive, with a period of 16. The reset input is synchronous, and should reset the counter to 0.

复制代码
module top_module (
    input clk,
    input reset,      // Synchronous active-high reset
    output [3:0] q);
    always@(posedge clk) begin
        if(reset)
            q<=4'b0;
        else if(q<15)
            q<=q+1;
        else
            q<=4'b0;
    end
endmodule
相关推荐
s09071362 小时前
Xilinx 7系列FPGA的FFT IP核简介
fpga开发·zynq·fft
FPGA小c鸡12 小时前
Vivado_Quartus安装与配置完全指南
学习·fpga开发
FPGA_无线通信16 小时前
OFDM 频偏补偿和相位跟踪(2)
算法·fpga开发
晓晓暮雨潇潇18 小时前
Serdes专题(5)PCS IP配置
fpga开发·serdes·latticeecp3·pcs ip
国科安芯21 小时前
AS32A601型MCU芯片flash模块的擦除和编程
java·linux·前端·单片机·嵌入式硬件·fpga开发·安全性测试
Aaron15881 天前
侦察、测向、识别、干扰一体化平台系统技术实现
人工智能·fpga开发·硬件架构·边缘计算·信息与通信·射频工程·基带工程
欢鸽儿1 天前
Vitis】Linux 下彻底清除启动界面 Recent Workspaces 历史路径
linux·嵌入式硬件·fpga
FPGA_无线通信2 天前
OFDM 频偏补偿和相位跟踪(1)
算法·fpga开发
HIZYUAN2 天前
AI时代,如何利用FPGA在无人机视觉等方面进行快速应用
stm32·单片机·fpga开发·视觉检测·无人机·fpga·光端机
釉色清风2 天前
openEuler 多样算力支持:CPU、GPU 与 FPGA 异构加速实战
fpga开发