[HDLBits] Count15

Build a 4-bit binary counter that counts from 0 through 15, inclusive, with a period of 16. The reset input is synchronous, and should reset the counter to 0.

复制代码
module top_module (
    input clk,
    input reset,      // Synchronous active-high reset
    output [3:0] q);
    always@(posedge clk) begin
        if(reset)
            q<=4'b0;
        else if(q<15)
            q<=q+1;
        else
            q<=4'b0;
    end
endmodule
相关推荐
FPGA_小田老师12 分钟前
FPGA基础知识(二十一):xilinx FPGA中常用的原语
fpga开发·bufg·ibufds·obufds·iobuf·差分转单端·inout选择
minglie113 分钟前
Tang-Nano-1K测试
fpga开发
千歌叹尽执夏16 分钟前
FPGA:自定义AXI-FIFO主机接口(含versal读写工程)
fpga开发·ddr4·axi总线·versal·自定义fifo
可编程芯片开发14 小时前
基于FPGA的数字示波器设计和硬件调试,将正弦波形通过HDMI接口在屏幕上动态显示
fpga开发·hdmi·数字示波器·正弦波形
风_峰20 小时前
AMD FPGA产品系列讲解
fpga开发
碎碎思1 天前
FINN:FPGA AI 推理新范式 —— 定制化、高性能、量化神经网络编译器框架
人工智能·深度学习·神经网络·机器学习·fpga开发
ShiMetaPi1 天前
GM-3568JHF丨ARM+FPGA异构开发板系列教程:外设教程 05 蓝牙
arm开发·fpga开发·fpga·rk3568
无情的8862 天前
硬件中的端接设计
fpga开发·硬件工程
快乐的划水a2 天前
存储器介绍(2)
fpga开发
leixj0252 天前
MultiBoot中的两个WatchDog时间设置及跳转调试
fpga开发