[HDLBits] Count15

Build a 4-bit binary counter that counts from 0 through 15, inclusive, with a period of 16. The reset input is synchronous, and should reset the counter to 0.

module top_module (
    input clk,
    input reset,      // Synchronous active-high reset
    output [3:0] q);
    always@(posedge clk) begin
        if(reset)
            q<=4'b0;
        else if(q<15)
            q<=q+1;
        else
            q<=4'b0;
    end
endmodule
相关推荐
贝塔实验室16 小时前
宇航用VIRTEX5系列FPGA的动态刷新方法及实现
考研·fpga开发·硬件架构·硬件工程·学习方法·业界资讯·fpga
贝塔实验室19 小时前
FPGA的 基本结构(Xilinx 公司Virtex-II 系列FPGA )
fpga开发·重构·硬件架构·硬件工程·创业创新·fpga·程序员创富
爱思考的发菜_汽车网络信息安全20 小时前
芯片详细讲解,从而区分CPU、MPU、DSP、GPU、FPGA、MCU、SOC、ECU
fpga开发·芯片
起床学FPGA21 小时前
vivado时序约束和优化
fpga开发
博览鸿蒙2 天前
FPGA设计:入行芯片领域的理想起点
fpga开发
ThreeYear_s2 天前
基于FPGA的出租车里程时间计费器
fpga开发
ThreeYear_s2 天前
基于FPGA的洗衣机控制器电子定时器
fpga开发
碎碎思2 天前
使用 IP 核和开源库减少 FPGA 设计周期
网络·网络协议·tcp/ip·fpga开发
~Young.3 天前
关于FPGA中添加FIR IP核(采用了GOWIN EDA)
fpga开发
博览鸿蒙3 天前
FPGA与IC:选哪个更好?
fpga开发