[HDLBits] Count15

Build a 4-bit binary counter that counts from 0 through 15, inclusive, with a period of 16. The reset input is synchronous, and should reset the counter to 0.

复制代码
module top_module (
    input clk,
    input reset,      // Synchronous active-high reset
    output [3:0] q);
    always@(posedge clk) begin
        if(reset)
            q<=4'b0;
        else if(q<15)
            q<=q+1;
        else
            q<=4'b0;
    end
endmodule
相关推荐
贝塔实验室3 小时前
新手如何使用Altium Designer创建第一张原理图(二)
arm开发·fpga开发·硬件工程·dsp开发·射频工程·基带工程·嵌入式实时数据库
s1ckrain4 小时前
数字逻辑笔记—组合逻辑电路
笔记·fpga开发·嵌入式
ShiMetaPi6 小时前
GM-3568JHF丨ARM+FPGA异构开发板系列教程:基础入门 07 测试命令
arm开发·fpga开发
嵌入式-老费7 小时前
ISP基本原理和实现(代码流程)
fpga开发·接口隔离原则
FPGA_无线通信9 小时前
OFDM 调制解调
fpga开发
贝塔实验室10 小时前
新手如何使用Altium Designer创建第一张原理图(一)
单片机·嵌入式硬件·fpga开发·proteus·硬件工程·基带工程·嵌入式实时数据库
Troke10 小时前
Xilinx FIFO IP中两种读模式的简单分析
fpga开发·fifo
刀法自然10 小时前
verilog实现n分频,n为奇数
fpga开发·verilog·分频器
FPGA_小田老师11 小时前
AXI DMA IP核 SG模式 实战:基于BRAM的数据搬移仿真例程
fpga开发·axi_dma ip核·sg模式·链表模式·数据搬移
第二层皮-合肥1 天前
50天精通FPGA设计第八天-门电路基础知识
fpga开发