[HDLBits] Count15

Build a 4-bit binary counter that counts from 0 through 15, inclusive, with a period of 16. The reset input is synchronous, and should reset the counter to 0.

复制代码
module top_module (
    input clk,
    input reset,      // Synchronous active-high reset
    output [3:0] q);
    always@(posedge clk) begin
        if(reset)
            q<=4'b0;
        else if(q<15)
            q<=q+1;
        else
            q<=4'b0;
    end
endmodule
相关推荐
风_峰7 小时前
AMD 自适应SoC产品系列讲解
fpga开发
FPGA小c鸡16 小时前
AXI-Full突发传输完全攻略:从INCR/WRAP/FIXED到4KB边界、地址计算、响应机制(附实战案例)
fpga开发
集芯微电科技有限公司18 小时前
DC-DC|40V/10A大电流高效率升压恒压控制器
c语言·数据结构·单片机·嵌入式硬件·fpga开发
minglie120 小时前
Vitis HLS c转verilog
c语言·开发语言·fpga开发
江蘇的蘇20 小时前
基于FPGA实现NVMe硬盘的读写功能
fpga开发
forgeda20 小时前
国产FPGA故障注入测试-用户使用指南
fpga开发·国产fpga·故障注入测试·大容量芯片·7vx690t·复旦jmf fpga·高可用系统
扮作大侠1 天前
vitis板级支持包的.c文件位置
fpga开发
FPGA_小田老师1 天前
FPGA例程(2):LED流水灯--vivado FPGA程序固化下载
fpga开发·fpga程序固化·flash烧写·mcs文件生成
Hqst_xiangxuajun1 天前
万兆SFP光纤笼子交换机和PCIE网卡主板上起到什么作用
网络·fpga开发·oracle·sqlite·json·信息与通信
雨洛lhw1 天前
vivado码流压缩
fpga开发·码流压缩