FPGA-结合协议时序实现UART收发器(一):UART协议、架构规划、框图

FPGA-结合协议时序实现UART收发器(一):UART协议、架构规划、框图

记录FPGA的UART学习笔记,以及一些细节处理,主要参考奇哥fpga学习资料。

本次UART主要采用计数器方法实现,实现uart的稳定性发送和接收功能,最后实现串口数据回环进行功能测试。


文章目录


一、UART协议

UART协议如图。
包含:空闲位、起始位、数据位、校验位、停止位、空闲位(一般没有)


二、架构框图

对于规划架构框图时,从整体再到细节考虑,即从大到小;
对于具体代码实现时,从小模块代码再到顶层,即从小到大。

UART整体架构框图如下。


总结

通过对照UART协议和时序,以及规划好的架构框图来一步步从小到大实现整体功能。

相关推荐
ZPC82109 天前
docker 镜像备份
人工智能·算法·fpga开发·机器人
ZPC82109 天前
docker 使用GUI ROS2
人工智能·算法·fpga开发·机器人
tiantianuser9 天前
RDMA设计53:构建RoCE v2 高速数据传输系统板级测试平台2
fpga开发·rdma·高速传输·cmac·roce v2
博览鸿蒙9 天前
FPGA 和 IC,哪个前景更好?怎么选?
fpga开发
FPGA_小田老师9 天前
xilinx原语:ISERDESE2原语详解(串并转换器)
fpga开发·iserdese2·原语·串并转换
tiantianuser9 天前
RDMA设计50: 如何验证网络嗅探功能?
网络·fpga开发·rdma·高速传输·cmac·roce v2
Lzy金壳bing9 天前
基于Vivado平台对Xilinx-7K325t FPGA芯片进行程序在线更新升级
fpga开发·vivado·xilinx
unicrom_深圳市由你创科技9 天前
医疗设备专用图像处理板卡定制
图像处理·人工智能·fpga开发
tiantianuser9 天前
RDMA设计52:构建RoCE v2 高速数据传输系统板级测试平台
fpga开发·rdma·高速传输·cmac·roce v2
luoganttcc10 天前
Taalas 将人工智能模型蚀刻到晶体管上,以提升推理能力
人工智能·fpga开发