10.17课上(七段显示器,递归异或与电路)

异或的递归与数电实现

用二选一选择器实现异或函数

在异或当中,如果有一项为0,就可以把那一项消掉;如果有一项为1,就是把剩下的所有项运算完的结果取反

(由此在算法当中可以采用递归解决)

当w1为0时,就直接把w1消掉,对剩余项无影响;

当w1为1时,把后面运算的结果取反

当w2为0时,就直接把w2消掉,只剩下w3,根据前面w1,w2的情况确定是正还是反

如果前面有0个1,就是都直接消掉,没影响,输出为w3

有1个1时,取反一次,输出为w3的反

有2个1时,取反两次,输出为w3

两个2-4译码器和一个1-2译码器构建为3-8译码器

四个2-4译码器和一个2-4译码器构建为4-16译码器

代码转化器(七段显示器)

译码器和编码器都是将一种类型的输入编码转化成另一种不同的输出编码

3-8译码器将输入的二进制 转为独热码(3位转为8位)

8-3将独热码转为二进制(8变3)

十六进制信息代码转化器,将一个十六进制转为人能看懂的十六进制数

超过十的部分为a,b,c,d,e.f(10~15)

输入通过代码转换器将信号转化为显示器要显示的信号

一个十六进制数要4位二进制,能表示0~15.

通过转化器转为图形化信号,让人能看懂。

比如0000,在七段显示器中的信号为只有g不亮,其他都亮,效果就是一个0

0001,就是只有b,c亮,显示为1

1000,全都亮,表示为8

相关推荐
牛大了202342 分钟前
场景题:数据迁移解决方案
开发语言
cc.ChenLy2 小时前
算法从入门到精通实战指南
算法
I'm a winner8 小时前
【IP核】 Xilinx FPGA LVDS 高速接口,含验证工程与板级测试用例
tcp/ip·fpga开发·测试用例
Jerry8 小时前
LeetCode 160. 相交链表
算法
认真的酒窝8 小时前
自己动手开发编译器(十一)语义分析
java·开发语言
Jerry9 小时前
LeetCode 19. 删除链表的倒数第 N 个结点
算法
金銀銅鐵9 小时前
费马小定理
python·数学·算法
I'm a winner9 小时前
基于Xilinx FPGA的LVDS高速串行通信系统 - 完整源码解决方案(一)(文末附源码)
fpga开发
wbs_scy10 小时前
Linux C++ 高并发编程:线程池全链路深度解析,从原理到手撕实现
java·开发语言
JAVA面经实录91710 小时前
Linux 常用命令完整知识体系
java·linux·开发语言·汇编