ZCU106+ADRV9371+CPRO33-30.72+6 dB 衰减

文章目录


一、ZYNQ 平台

之后使用 Zynq UltraScale+ MPSoC ZCU106 ,XCZU7EV 器件配备四核 ARM® Cortex™-A53 应用处理器、双核 Cortex-R5 实时处理器、Mali™-400 MP2 图形处理单元、支持 4KP60 的 H.264/H.265 视频编解码器

二、ADRV9371

JESD204B 数字接口

2发2收,2个观测输入,1个嗅探输入(观测和嗅探通道在某一时刻只能用一个

Rx带宽8 MHz至100 MHz,支持频分双工(FDD)和时分双工(TDD)工作模式

ADRV9371-W/PCBZ频率:300MHz -- 6GHz,配有用于AD9371的高效率电源解决方案和时钟解决方案(AD9528为JESD204B设备提供Device clock 和 SYSREF信号

三、CPRO33-30.72

目前ADRV9371-W/PCBZ使用的VCXO是122.88Mhz,为提供高质量输出时钟,AD9528需要在REFA提供 30.72 或者 61.44 MHZ等参考信号,使PLL1输出稳定的122.88MHZ信号

ADI建议 使用便携的 Crystek CPRO33-30.72 SMA oscillator

四、衰减器

ADRV9371-W/PCBZ的 J401 要求参考信号在 5dBm以下,ADI强烈建议增加6dB衰减器

相关推荐
SKYDROID云卓小助手1 天前
三轴云台之控制信号解析与执行
运维·服务器·网络·人工智能·信号处理
khystal2 天前
ISTA为什么要加上软阈值激活函数?r若没有L1 正则化也要加其他激活函数吗?
神经网络·信号处理
2401_823868223 天前
织构表面MATLAB仿真
人工智能·机器学习·matlab·信号处理
霖003 天前
高级项目——基于FPGA的串行FIR滤波器
人工智能·经验分享·matlab·fpga开发·信息与通信·信号处理
刘小小_算法工程师3 天前
「ECG信号处理——(23)基于ECG和PPG信号的血压预测」2025年8月12日
信号处理
行秋4 天前
安路Anlogic FPGA下载器的驱动安装与测试教程
fpga
鸭鸭鸭进京赶烤5 天前
EI检索-学术会议 | 人工智能、虚拟现实、可视化
人工智能·物联网·5g·信息可视化·云计算·vr·信号处理
青草地溪水旁7 天前
Linux 信号处理标志sa_flags详解
linux·信号处理
青草地溪水旁7 天前
如何理解SA_RESTART”被信号中断的系统调用自动重启“?
linux·信号处理·sa_restart
李夕8 天前
掌握工程化固件烧录,开启你的技术进阶之路-FPGA ISE(xilinx)
嵌入式硬件·fpga·固件