ZCU106+ADRV9371+CPRO33-30.72+6 dB 衰减

文章目录


一、ZYNQ 平台

之后使用 Zynq UltraScale+ MPSoC ZCU106 ,XCZU7EV 器件配备四核 ARM® Cortex™-A53 应用处理器、双核 Cortex-R5 实时处理器、Mali™-400 MP2 图形处理单元、支持 4KP60 的 H.264/H.265 视频编解码器

二、ADRV9371

JESD204B 数字接口

2发2收,2个观测输入,1个嗅探输入(观测和嗅探通道在某一时刻只能用一个

Rx带宽8 MHz至100 MHz,支持频分双工(FDD)和时分双工(TDD)工作模式

ADRV9371-W/PCBZ频率:300MHz -- 6GHz,配有用于AD9371的高效率电源解决方案和时钟解决方案(AD9528为JESD204B设备提供Device clock 和 SYSREF信号

三、CPRO33-30.72

目前ADRV9371-W/PCBZ使用的VCXO是122.88Mhz,为提供高质量输出时钟,AD9528需要在REFA提供 30.72 或者 61.44 MHZ等参考信号,使PLL1输出稳定的122.88MHZ信号

ADI建议 使用便携的 Crystek CPRO33-30.72 SMA oscillator

四、衰减器

ADRV9371-W/PCBZ的 J401 要求参考信号在 5dBm以下,ADI强烈建议增加6dB衰减器

相关推荐
【杨(_> <_)】2 小时前
信号处理分析工具——时频分析(一)
算法·matlab·信号处理
迎风打盹儿8 小时前
FPGA仿真中阻塞赋值(=)和非阻塞赋值(<=)区别
verilog·fpga·阻塞赋值·非阻塞赋值·testbench仿真
tiantianuser1 天前
RDMA简介3之四种子协议对比
verilog·fpga·vivado·rdma·高速传输
竹一阁5 天前
线性调频波形测距测速信号处理——全代码+注释
信号处理
XINVRY-FPGA7 天前
XCVP1902-2MSEVSVA6865 Xilinx FPGA Versal Premium SoC/ASIC
嵌入式硬件·安全·阿里云·ai·fpga开发·云计算·fpga
学术小白人9 天前
IEEE出版|连续多年稳定检索|第三届信号处理与智能计算国际学术会议(SPIC2025)
人工智能·计算机网络·计算机视觉·云计算·信号处理
hutaotaotao9 天前
python处理signal(信号)
linux·python·信号处理·软件中断
芯有所享10 天前
【芯片设计中的跨时钟域信号处理:攻克亚稳态的终极指南】
经验分享·fpga开发·信号处理
XINVRY-FPGA11 天前
XC7A200T-2FFG1156I FPGA AMD Xilinx Artix-7
5g·ai·fpga开发·云计算·硬件工程·fpga
ALINX技术博客12 天前
助力 FPGA 国产化,ALINX 携多款方案亮相深圳、广州“紫光同创 FPGA 技术研讨会”
图像处理·fpga开发·自动驾驶·射频工程·fpga