ZCU106+ADRV9371+CPRO33-30.72+6 dB 衰减

文章目录


一、ZYNQ 平台

之后使用 Zynq UltraScale+ MPSoC ZCU106 ,XCZU7EV 器件配备四核 ARM® Cortex™-A53 应用处理器、双核 Cortex-R5 实时处理器、Mali™-400 MP2 图形处理单元、支持 4KP60 的 H.264/H.265 视频编解码器

二、ADRV9371

JESD204B 数字接口

2发2收,2个观测输入,1个嗅探输入(观测和嗅探通道在某一时刻只能用一个

Rx带宽8 MHz至100 MHz,支持频分双工(FDD)和时分双工(TDD)工作模式

ADRV9371-W/PCBZ频率:300MHz -- 6GHz,配有用于AD9371的高效率电源解决方案和时钟解决方案(AD9528为JESD204B设备提供Device clock 和 SYSREF信号

三、CPRO33-30.72

目前ADRV9371-W/PCBZ使用的VCXO是122.88Mhz,为提供高质量输出时钟,AD9528需要在REFA提供 30.72 或者 61.44 MHZ等参考信号,使PLL1输出稳定的122.88MHZ信号

ADI建议 使用便携的 Crystek CPRO33-30.72 SMA oscillator

四、衰减器

ADRV9371-W/PCBZ的 J401 要求参考信号在 5dBm以下,ADI强烈建议增加6dB衰减器

相关推荐
起床学FPGA2 天前
跨时钟域(CDC,clock domain crossing)信号处理
信号处理
成都领目科技2 天前
【新品发布】VXI可重构信号处理系统模块系列
重构·信号处理·3u vpx·测试测量
姜丝辣嘴3 天前
信号处理基础
信号处理
Ronin-Lotus3 天前
嵌入式硬件篇---无线通信模块
嵌入式硬件·wifi·lora·无线通信·蓝牙·2.4g射频
156082072193 天前
QSFP+、QSFP28、QSFP-DD接口分别实现40G、100G、200G/400G以太网接口
fpga开发·信号处理
爱学习的章鱼哥3 天前
数字信号处理|| 快速傅里叶变换(FFT)
信号处理·fft·数字信号·专业实验
network_tester6 天前
矢量网络分析仪测驻波比:从原理到实战操作全解析
功能测试·硬件架构·硬件工程·信息与通信·信号处理·模块测试
How_doyou_do6 天前
项目实战-基于信号处理与SVM机器学习的声音情感识别系统
机器学习·支持向量机·信号处理
weixin_428498496 天前
油气地震资料信号处理中的NMO(正常时差校正)
信号处理
怪小庄吖7 天前
7系列 之 ISERDESE2
fpga开发·硬件架构·硬件工程·信息与通信·信号处理·xilinx·7系列fpga