S4.2.4.3 Electrical Idle Sequence(EIOS)

一 本章节主讲知识点

1.1 EIOS的具体码型

1.2 EIOS的识别规则

1.3 EIEOS的具体码型

二 本章节原文翻译

当某种状态下,发送器想要进入电器空闲状态的时候,发送器必须发送EIOSQ,也既是:电器Electrical Idle Odered Set Sequence。当然,除非在某些情况下,特殊制定,也是可以不发送EIOSQ的。

若当下速率是Gen1/3/4/5, 一个EIOSQ 是由一个 EIOS 组成;

若当下速率是Gen2,一个EIOSQ是由2个EIOS组成。

(1)8b/10b 编码模式,Gen1/2

当使用8b/10b编码的时候,一个EIOS的组成规则,请见Table 4-10 描述。

对于发送端,其必须完整发送整个EIOS;对于接收端,其认为接收到EIOS的标准是:接收到一个COM, 加三个IDL 中的两个 IDL。

(2)128b/130b 编码模式,Gen3/4/5

当使用128b/130b编码模式时候,一个EIOS的组成,是由一个EIOS block ,见下表。

Transmitters must transmit all Symbols of an EIOS if additional EIOSs are to be transmitted following it. Transmitters must transmit Symbols 0-13 of an EIOS, but are permitted to terminate the EIOS anywhere in Symbols 14 or 15, when transitioning to Electrical Idle after it.

An EIOS is considered received when Symbols 0-3 of an Ordered Set Block match the definition of an EIOS.

既然有EIOS 进入电器空闲序列,那么肯定要有退出电器空闲序列。我们看下SPec 中规定的EIEOS :

下面是Gen3/4/5 速率下的,EIEOS 的详细bit流情况,我们可以发现:三种速率下的EIEOS 在串行端的频率大概是1Ghz 。

三 本章节关联知识点

暂无

四 本章节存疑问题

疑问1:对于发送端,其必须完整发送整个EIOS;对于接收端,其认为接收到EIOS的标准是:接收到一个COM, 加三个IDL 中的两个 IDL。为什么?连续2个,还是只要收到2个?这么处理好处是什么?

答:

疑问2:在具体实现中,Gen3/4/5 发送EIOS 和 EIEOS 的效果图是怎么样的?

五 总结
相关推荐
工作10年+,存储芯片行业9 天前
U.2 企业盘 × PCIe 4.0 / 5.0:主控与验证
ssd·nvme·存储·pcie·主控·nand·u.2
ACP广源盛139246256739 天前
硬件选型笔记:国产 PCIe Gen2.1 交换芯片 IX6024@ACP,工控与存量设备国产化改造方案评估
笔记·硬件架构·硬件工程·pcie·国产芯片
ACP广源盛1392462567310 天前
硬件选型笔记|国产 PCIe4.0 交换芯片 IX8024@ACP,AI 边缘节点本地存储扩展方案探讨
人工智能·硬件架构·硬件工程·pcie·国产芯片
ACP广源盛1392462567310 天前
硬件选型笔记|国产 PCIe4.0 交换芯片 IX8012@ACP,边缘 AI 设备 IO 扩展方案探讨
人工智能·笔记·硬件架构·pcie·国产芯片
工作10年+,存储芯片行业12 天前
企业级 SSD 性能评测:稳态、尾延迟与 fio 实测命令
ssd·nvme·存储·pcie·nand·fio·iops
工作10年+,存储芯片行业12 天前
企业级 SSD 耐久度评测(JESD218 / JESD219 + FIO)
网络·ssd·nvme·存储·pcie·nand·fio
工作10年+,存储芯片行业12 天前
HTOL 实战:原理、流程、场景与解析
ssd·nvme·存储·pcie·nand·htol·qlc
工作10年+,存储芯片行业13 天前
浮栅晶体管极性说明
ssd·nvme·芯片·存储·pcie·nand·mos
工作10年+,存储芯片行业14 天前
NVMe Surprise 掉链、控制器实例漂移与残留 I/O
ssd·nvme·存储·pcie·nand·csts·掉链
工作10年+,存储芯片行业16 天前
SSD 端到端数据保护:PI 三件套深度解析
ssd·nvme·芯片·存储·pcie·保护·nand