S4.2.4.3 Electrical Idle Sequence(EIOS)

一 本章节主讲知识点

1.1 EIOS的具体码型

1.2 EIOS的识别规则

1.3 EIEOS的具体码型

二 本章节原文翻译

当某种状态下,发送器想要进入电器空闲状态的时候,发送器必须发送EIOSQ,也既是:电器Electrical Idle Odered Set Sequence。当然,除非在某些情况下,特殊制定,也是可以不发送EIOSQ的。

若当下速率是Gen1/3/4/5, 一个EIOSQ 是由一个 EIOS 组成;

若当下速率是Gen2,一个EIOSQ是由2个EIOS组成。

(1)8b/10b 编码模式,Gen1/2

当使用8b/10b编码的时候,一个EIOS的组成规则,请见Table 4-10 描述。

对于发送端,其必须完整发送整个EIOS;对于接收端,其认为接收到EIOS的标准是:接收到一个COM, 加三个IDL 中的两个 IDL。

(2)128b/130b 编码模式,Gen3/4/5

当使用128b/130b编码模式时候,一个EIOS的组成,是由一个EIOS block ,见下表。

Transmitters must transmit all Symbols of an EIOS if additional EIOSs are to be transmitted following it. Transmitters must transmit Symbols 0-13 of an EIOS, but are permitted to terminate the EIOS anywhere in Symbols 14 or 15, when transitioning to Electrical Idle after it.

An EIOS is considered received when Symbols 0-3 of an Ordered Set Block match the definition of an EIOS.

既然有EIOS 进入电器空闲序列,那么肯定要有退出电器空闲序列。我们看下SPec 中规定的EIEOS :

下面是Gen3/4/5 速率下的,EIEOS 的详细bit流情况,我们可以发现:三种速率下的EIEOS 在串行端的频率大概是1Ghz 。

三 本章节关联知识点

暂无

四 本章节存疑问题

疑问1:对于发送端,其必须完整发送整个EIOS;对于接收端,其认为接收到EIOS的标准是:接收到一个COM, 加三个IDL 中的两个 IDL。为什么?连续2个,还是只要收到2个?这么处理好处是什么?

答:

疑问2:在具体实现中,Gen3/4/5 发送EIOS 和 EIEOS 的效果图是怎么样的?

五 总结
相关推荐
憧憬一下2 天前
PCIe_Host驱动分析_设备枚举
arm开发·嵌入式硬件·嵌入式·pcie·linux驱动开发
憧憬一下14 天前
深入解析PCIe设备事务层与配置过程
arm开发·嵌入式硬件·嵌入式·pcie·linux驱动开发
FPGA技术实战22 天前
Xilinx PCIe高速接口入门实战(一)
fpga开发·pcie
北冥有鱼被烹1 个月前
微知-lspci访问到指定的PCIe设备的几种方式?(lspci -s bus;lspci -d devices)
pcie
北冥有鱼被烹1 个月前
微知-如何通过lspci指定某个deviceid查看pcie设备?(lspci -d 15b3:和lspci -d :1021 )
linux·pcie
9527华安2 个月前
FPGA视频GTH 8b/10b编解码转PCIE3.0传输,基于XDMA中断架构,提供工程源码和技术支持
fpga开发·音视频·pcie·gth·xdma·pcie3.0
9527华安2 个月前
FPGA实现PCIE视频采集转USB3.0输出,基于XDMA+FT601架构,提供3套工程源码和技术支持
fpga开发·pcie·xdma·usb3.0·ft601
9527华安2 个月前
FPGA实现PCIE与电脑端QT上位机双向数据传输,基于XDMA中断模式,提供3套工程源码和技术支持
qt·fpga开发·电脑·pcie·xdma
9527华安2 个月前
FPGA实现PCIE采集电脑端视频转SFP光口UDP输出,基于XDMA+GTX架构,提供4套工程源码和技术支持
fpga开发·udp·以太网·pcie·xdma
9527华安3 个月前
电脑端视频通过PCIE到FPGA端图像缩放转UDP网络视频输出,基于XDMA+PHY芯片架构,提供3套工程源码和技术支持
图像处理·fpga开发·udp·pcie·xdma·图像缩放