pcie

漫游嵌入式17 天前
express·pcie·pci
《PCI EXPRESS体系结构导读》---(5)PCI总线Device号的分配PCI设备的IDSEL信号与PCI总线的AD[31：0]的信号连接关系决定了该设备的PCI总线设备号。每一个PCI设备都使用了独立的IDSEL信号，该信号与PCI总线的AD[31:0]相连。
漫游嵌入式17 天前
express·pcie·pci
《PCI EXPRESS体系结构导读》---(4)PCI总线Bus号初始化一般来说，和HOST主桥直接相连的PCI总线命名为PCI总线0。软件使用DFS深度优先算法，依次对其他PCI总线进行编号。HOST主桥可能有多个直连的PCI总线，但是他们都是PCI 0，但是他们的含义不相同。
漫游嵌入式19 天前
pcie
《PCI EXPRESS体系结构导读》---(3)PCI总线配置请求的转换原则只有Type01h配置请求可以被转换为Type00h，反之不行。当CONFIG_ADDRESS寄存器的Bus Number字段为0时，处理器对CONFIG_DATA寄存器操作时，HOST主桥将直接产生Type00h配置请求，挂接在PCI总线0上的某个设备将通过ID译码接收这个Type00h配置请求，并对配置寄存器进行读写操作。如果PCI总线上没有设备接收这个Type00h配置请求，将引I发MasterAbort，详情见PCI总线规范。
漫游嵌入式21 天前
express·pcie·pci
《PCI EXPRESS体系结构导读》---(1)基本概念BAR寄存器记录的是PCI地址空间的物理基地址，我们称之为BAR空间，这个地址不是存储器DDR的物理地址。
同年紀1 个月前
pcie
TLP Prefix Rules以下规则适用于所有携带Prefix的TLP包：以下规则适用于Local TLP Prefix：如表2-36所述，‌Types VendPrefixL0和VendPrefixL1‌保留用作‌厂商自定义Local TLP前缀‌。为确保互操作性和灵活性，此类前缀需遵循以下规则：
search71 个月前
芯片设计·pcie
前端学习12：概念QOS、MSI#灵感#一些概念目录QoSMSI（）MSI 的工作原理（简化版）清理中断：什么是 BAR？Prefetchable vs Non-Prefetchable 的区别
FPGA_小田老师3 个月前
fifo·pcie·ddr·通信接口·fpga系统架构·xilinx ip核·数据总线
《FPGA系统：总线接口及Xilinx IP核》专栏导览：从基础到架构的顿悟在FPGA系统设计中，总线接口是各个模块之间的"通信语言"，而IP核则是实现特定功能的"标准组件"。如果你不理解总线协议，就不知道如何让模块间正确对话；如果你不掌握IP核的使用，就会陷入重复造轮子的困境。
学工科的皮皮志^_^3 个月前
经验分享·嵌入式硬件·学习·fpga开发·pcie
PCIE学习学习PCIE的基本知识，这是硬件工程师的必经之路电脑中的不同设备之间交互数据也需要通路，电脑中不同设备交互的通路叫总线，总线和我们现实生活中的道路是一样的，现实中的道路有限速和限宽，一条道路能通行多少量汽车，就是这条道路的通行能力，路不可能无限宽，汽车也不可能无限快，所以总线的数据传输能力我们叫做带宽， 串行并行
胡耀超3 个月前
服务器·网络·ai·网络拓扑·gpu·pcie·1024程序员节
5、服务器互连技术（小白入门版）学习承诺：读完本文，你会像理解"电器怎么插插座"一样，理解服务器各部件如何连接。核心比喻：把服务器想象成一个超级物流中心，各种货物（数据）需要在不同仓库（硬件）之间快速运输。
tiantianuser3 个月前
fpga开发·nvme·pcie·xdma·高性能nvme
NVMe高速传输之摆脱XDMA设计52： 上板资源占用率分析本文主要交流设计思路，在本博客已给出相关博文九十多篇，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。若有NVME或RDMA 产品及项目需求，请看B站视频后联系。
飘忽不定的bug4 个月前
linux·pcie·rm500g
RK3568移植RM500U-PCIE模块1、RK3568 pcie配置 RM500U连接在pcie 2.0上. dts配置如下：查看PCIE是否能识别到下挂的设备。
FPGA IP4 个月前
fpga·pcie·asic·软核
高性能PCIe 3.0软核，x1~x16，支持EP/RC，AXI4接口，内置DMA控制器，适用ASIC和FPGAPCIe-AXI-ControllerPCIe-AXI-Controller兼容PCI Express Base Specification Revision 3.1，实现PCIe PHY Layer，Data Link Layer以及Transaction Layer的所有功能特性，不仅内置DMA控制器，而且具备AXI4用户接口，提供一个高性能，易于使用，可定制化的PCIe-AXI互连解决方案，同时适用于ASIC和FPGA。
夏天Aileft5 个月前
pcie
PCIe Electrical Idle Sequences ( EIOS and EIEOS )PCI Express (PCIe)协议中，EIOS (Electrical Idle Ordered Set) 和 EIEOS (Electrical Idle Exit Ordered Set) 是在高速链路管理和状态切换过程中极为重要的特殊序列。下面做详细解释：
夏天Aileft5 个月前
pcie
PCIe6.0 FC机制虚拟通道（VC）机制在PCI Express 6.0中用于通过网络传输不同类型的流量。其基本概念是创建独立的缓冲区和控制逻辑，这样不同的虚拟通道之间可以进行独立的数据流控制。这种设计解决了在数据传输中，某一流量可能造成全系统瓶颈的问题。 随着链路速度的提高，为了支持不同VC的独立流量控制，所需的缓冲区空间也随之增加。然而，通过使用共享流量控制（Shared Flow Control），可以降低资源需求。在这种模式下，流量通过将特定的流量类别（TC标签）映射到相应的虚拟通道（VC）来管理。 虚拟通道的建立是
数字硬鉴6 个月前
芯片设计·soc·pcie·arm架构·cpu设计
PCIe Base Specification解析（八）物理层规范分为逻辑子层和电气子层，如Figure 4-1所示。Figure 4-1 Layering Diagram Highlighting Physical Layer
Lllongroad6 个月前
linux·服务器·网络·pcie
lspci/setpci用法小结目录1.lspci用法小结2.lspci -t3.setpci用法小结参考博客：【PCIe】lspci用法小结 - 知乎
凉、介7 个月前
linux·运维·服务器·学习·嵌入式·c·pcie
Linux 下 pcie 初始化设备枚举流程代码分析以 rk3568 pcie 代码为例，简要介绍一下 pcie 初始化设备枚举的过程。比较重要的函数，就是 pci_scan_child_bus_extend、pci_scan_bridge_extend，这两个函数是递归的核心。简要函数调用流程如下：
Evan_ZGYF丶8 个月前
linux·嵌入式·pcie·pci
【PCIe总线】 -- PCI、PCIe相关实现【PCIe总线】-- PCI、PCIe基础知识点整理【PCIe】非常适合初学的pcie博客(PCIe知识整理)
凉、介9 个月前
android·linux·笔记·学习·pcie·pci
PCI 总线学习笔记（五）PCI 总线学习系列，参考自 技术大牛博客： PCIe 扫盲系列博文连载目录篇 书籍：王齐老师的《PCI Express 体系结构导读》 下面的文章中加入了自己的一些理解和实际使用中遇到的一些场景，供日后查询和回忆使用
9527华安1 年前
fpga开发·架构·pcie·sdi·gtx·riffa
技术总结：FPGA基于GTX+RIFFA架构实现多功能SDI视频转PCIE采集卡设计方案FPGA实现SDI视频编解码现状； 目前FPGA实现SDI视频编解码有两种方案：一是使用专用编解码芯片，比如典型的接收器GS2971，发送器GS2972，优点是简单，比如GS2971接收器直接将SDI解码为并行的YCrCb422，GS2972发送器直接将并行的YCrCb422编码为SDI视频，缺点是成本较高，可以百度一下GS2971和GS2972的价格；另一种方案是使用FPGA逻辑资源部实现SDI编解码，利用Xilinx系列FPGA的GTP/GTX资源实现解串，利用Xilinx系列FPGA的SMPTE S