PCIe + DDR架构(一):实测——块长从4 KiB 换 1 MiB,带宽从133 MB/s 涨到 3179 MB/s本篇给出架构一(把 DDR3 当大缓存,XDMA 以 AXI 内存映射模式直接读写)的完整测量结果:块长从 4 KiB 到 8 MiB 的吞吐曲线、一笔 DMA 的耗时构成、读写两个方向的成本差异,以及读写并发。 这是四架构对比里的第三套。前面讲过 AXI-Stream 架构(架构二,5 篇)和多通道架构(架构四,3 篇),两者都停在 133 MB/s 附近,结论都是"这是每通道上限,解法是加通道"。本篇换一个方向:不加通道,把每一笔搬大。 平台与测量口径见《PCIe 四架构实测(零):为什么要做这个实验