1、普通IO引脚约束为时钟时报错，可在XDC引脚约束中添加一条语句
set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets ZU15EG_0_CLK]20、vivado编译报错合集
Belle7102023-10-23 21:06
相关推荐
智者知已应修善业1 天前
【用74LS151的实现（16序列信号发生器）】2024-6-1三块石头1012 天前
BUCK电路MOS管功率耗散理论推导电气小僧2 天前
固态变压器基础知识扫盲ye150127774552 天前
4.2V升6V1A同步升压WT3213H__Rick2 天前
C51学习-DAY4ye150127774552 天前
220V降5V0.3A电源芯片WT5104JNX_SEMI4 天前
Hi9101降压DC-DC转换器：100V耐压内置3A MOS，恒压恒流，外围简洁XINVRY-FPGA4 天前
XC7A100T-2CSG324I AMD Xilinx Artix-7 FPGAMARIN_shen4 天前
Marin说PCB之高速信号SERDES （GMSL2）信号换层孔打在焊盘中心真的好吗？---01智者知已应修善业5 天前
【proteus 74160实现模60计数器模41计数器】2024-5-27