vivado简单仿真入门

打开软件

创建工程

create project

 		![在这里插入图片描述](https://img-blog.csdnimg.cn/892eda626d394733920854b71ca8f726.png)

先next,保留工程路径,配置环境

配置芯片环境

本次芯片类型

xc7k325tffg900-2

创建之后完整的demo





编写仿真内容

python 复制代码
`timescale 1ns/1ps
module sim_top;
reg clk_1G;
initial begin
    clk_1G = 0;
end

always #0.5ns clk_1G = !clk_1G;

initial begin
    #10us;
    $finish;
end
endmodule

仿真结果

结果分析

间隔1ns

相关推荐
太爱学习了7 小时前
AXI接口总结
fpga开发
博览鸿蒙12 小时前
FPGA前端设计适合哪些人学?该怎么学?
fpga开发
北京阿尔泰科技厂家17 小时前
2路模拟量同步输出卡、任意波形发生器卡—PCIe9100数据采集卡
fpga开发·工业自动化·数据采集卡·任意波形发生器·模拟量输出卡
szxinmai主板定制专家19 小时前
基于ARM+FPGA的高端伺服驱动与运动控制解决方案
大数据·arm开发·人工智能·fpga开发·架构
通信小小昕1 天前
FPGA|Verilog-SPI驱动
fpga开发·蓝桥杯·优化·verilog·spi·竞赛
TJ_Dream1 天前
clk_prepare函数详细解析
驱动开发·fpga开发
起床学FPGA1 天前
IBUF和BUFG
fpga开发
_Hello_Panda_2 天前
基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案分享
fpga开发
数字芯片实验室2 天前
3-2 深入解析数字电路设计中的竞争条件及解决策略
fpga开发
c-u-r-ry302 天前
009---基于Verilog HDL的单比特信号边沿检测
嵌入式硬件·fpga开发