转载请标明出处:https://www.cnblogs.com/leedsgarden/p/17790320.html
本文介绍的是Quartus的免费版,可以满足基本的教学需要
如果你用的是Xilinx的话,这篇文章不适合你。本文适用于Altera用户
下载安装
在 Lite Edition
一栏,选择你的发行版,点击下载。
(下载可能比较慢,有条件可以挂代理)
下载后解压,双击Setup
安装。
基本默认选项即可,会把帮助菜单和器件库全部安装完成。
联合ModelSim
仿真
安装完成后,打开 Quartus
,在Tools
->Options...
打开,设置路径,最后点击OK
。
![](https://file.jishuzhan.net/article/1717548449798295554/f7e07969efef9fd6a78b10252bd79d86.webp)
示例
bash
# windows
C:\\intelFPGA\20.1\modelsim_ase\win32aloem # 默认
# Linux
~/intelFPGA/20.1/modelsim_ase/linuxaloem # 默认
创建工程项目
第一步
![](https://file.jishuzhan.net/article/1717548449798295554/effe4ed5f81226bc9e5eeafafc699205.webp)
或者
File
->New Project Wizard
第二步
![](https://file.jishuzhan.net/article/1717548449798295554/6d8de4a493308d00e894830877a1edfe.webp)
选择路径加上项目名,在第二栏输入项目名,第三栏会自动补上。
第三步
![](https://file.jishuzhan.net/article/1717548449798295554/e2b9e316120fb1dcc98f9dc87a2ed890.webp)
选择空项目可
第四步
![](https://file.jishuzhan.net/article/1717548449798295554/cb002d328d910dfc35e140b17968c971.webp)
如果有文件,Add添加即可,我们这里跳过
第五步
![](https://file.jishuzhan.net/article/1717548449798295554/0587831eb0218b74526556acf80bb29f.webp)
这里按照器件选择,示例为 Cyclone IV E
EP4CE6F17C8L
。
第六步
![](https://file.jishuzhan.net/article/1717548449798295554/20f33b3905d1720fa8edbae65cdbd377.webp)
按照示例把1
更改为ModelSim
,2
更改为Verilog HDL
。
第七步
再次确认信息是否正确,点击Finish
。
添加 verilog 文件
File
->New...
![](https://file.jishuzhan.net/article/1717548449798295554/a509533972614cdd75b5a2cb9e7ef516.webp)
输入模块代码,然后用同样的方式创建testbench
。
verilog
// First_DFF.v
module First_DFF(D, CLK, Q);
input D, CLK;
output Q;
reg Q;
always @(posedge CLK)
begin
Q <= D;
end
endmodule
verilog
// First_DFF_tb.v
`timescale 1ns / 10ps
module First_DFF_tb;
reg clk;
reg D;
wire Q;
First_DFF DFF(
.CLK(clk),
.D(D),
.Q(Q)
);
always #10 clk = ~clk;
initial begin
clk = 1'b0;
D = 1'b0;
#20 D = 1'b1;
#20 D = 1'b0;
#20 D = 1'b1;
#20 $stop;
end
endmodule
编译并通过
![](https://file.jishuzhan.net/article/1717548449798295554/57b2708e47b40da406cc45ead41b227b.webp)
选择 testbench
Assignment
->Setting...
![](https://file.jishuzhan.net/article/1717548449798295554/d2321dc3b0306e34bce886a49707b58c.webp)
勾选2
,点击 testbench
![](https://file.jishuzhan.net/article/1717548449798295554/87a29c1b51e4703a4a242e9de037d07f.webp)
点击New
。(表格空白不要慌,我的是已经添加好了的)
![](https://file.jishuzhan.net/article/1717548449798295554/17451baa996a81d8d674616c7e945309.webp)
在1
输入testbench
文件名,2
中选择文件,点击Add
添加即可。
然后一路 OK
回到主界面。
ModelSim
模拟
Tools
->Run Simulation Tool
->RTL Simulation
弹出 ModelSim
就算成功。
![](https://file.jishuzhan.net/article/1717548449798295554/f1bd133d57505eebd7099a2ec02a9a0e.webp)